在旧金山举办的IEEE International Electron Devices Meeting (IEDM)会议中，英飞凌科技公司发表了一种使用在未来DRAM世代的可量产化之70奈米制程技术，采用300mm晶圆的深度沟槽(deep trench, DT)单元之方式。在此次发表的论文中，展现出完善的整合方式以及主要的技术特性，其中包括以DRAM制程为基础第一次使用在沟槽中的高-k介电质材料。英飞凌的70奈米DRAM方案展现出技术上的突破，并表现出沟槽技术的延展性。

在IEDM所发表的论文，是英飞凌科技公司和南亚科技公司共同努力的成果，包括Infineon Nanya Trench Alliance (INTA)开发出的90奈米和70奈米DRAM技术。欧盟的EPRE基金对本文章提供部份的支持，德国State Saxony亦提供部份的资助。

英飞凌预期在将此突破性的70奈米制程技术转移至300mm晶圆的DRAM生产上，将会提高其生产力以及DRAM的产出。更小的制程架构会将芯片尺寸减低30%，因此，可增加每一片晶圆的芯片产出量。根据最近的Gartner Dataquest之预测，全球在DRAM位上的需求，从2003年至2008年，将会以平均51%的成长率上升，在应用方面，将会有各种不同的应用出现，从计算机运算至数据储存，至消费性电子。

在英飞凌展示的70奈米沟槽技术中，在沟槽式电容器中第一次采用高-k介电质材料(Al2O3)。在电容片之间采用高-k的材料，会大幅度增加电容量，因此，可以生产出比较小的电容器。此外，在90奈米沟槽技术之DRAM制程中所采用的一些创新性技术亦被融入在其中，这些技术在90奈米之下都已成功的被应用在功能完整的内存组件中。这些创新技术包括一个全新的对称式「checkerboard」(CKB)单位排列，非常适合平板印刷和高长高宽比的蚀刻制程。在增加电容量方面，还采用了半球型(Hemispherical Silicon Grains, HSG)混合使用瓶状的沟槽，这两个方式可增加沟槽电容的表面积，因此，沟槽储存电容器之电容量得以增加。

在降低内存单位的几何面积上，DRAM技术面临极大的挑战，因为必需增加基板的植入层，以克服短信道的效应。另一方面，连接至DRAM储存电容器的连接接口所产生的电场也会大量影响到数据的留置时间，增加的电场强度会影响到数据的留置时间，是已经被广泛报导的一个现象，当植入浓度增加时，在连接接口上所泄漏的电场也会愈强。在这一方面，有各种解决方案的建议出现，例如在deep trench技术中采用垂直式的晶体管，或者在堆栈式的电容器技术上采用退缩式的方式。这些方式的基本概念，都是将信道延伸至硅表面，以增加排列式晶体管信道的长度，也就是以信道的推动电流来换取较低的植入浓度。

与其他方式不一样的是，英飞凌所开发出的全新DRAM单元，其延展性是建立在信道上的高度非对称性和非和谐性的doping分布。在这个概念上，英飞凌的研究人员还能够将平面式的DRAM单元进一步缩小，并且在推动电流上还可维持一个强大的优势。维持DRAM数据留置时间的另一个关键因素，是补偿因快速减少尺寸所损失掉的储存电容量。在深度槽技术中，其沟槽的宽度和深度比很大，超过了70:1，因此，在比较小的制程架构下，亦能达到足够的电容量。目前英飞凌生产的DRAM，大部分都是采用110奈米的制程技术，在DRAM产业中，以沟槽式电容器来说，在面积的效率上是最好的。此项优良的面积效率，代表可将晶粒的大小缩减，每一片晶圆可以放入更多的晶粒，因此，生产成本得以降低。