外电消息报导，美国加州一位独立安全密码专家Joseph Ashwood日前表示，已研发出一种新的内存芯片架构，透过并行与同时执行多个内存芯片的方式，来因应多核心处理器的运算需求。

Ashwood的内存架构，把单个内存芯片上的储存数组旁的智能控制器电路集合在一起，提供能同时并行数百个读取的流程，将数据读取量提高，并降低平均读取的时间。

Ashwood表示，新的内存架构使用了光纤技术的部分功能。这种内存架构可并行读取内存芯片的储存单元，打破过去利用串行方式的瓶颈。这种瓶颈也阻碍了闪存的应用，而这种架构适用于任何内存芯片的存储单元。

Ashwood指出，与DDR内存相比，他的架构是深入到内存芯片内部，重新组织储存单元读取的方式，进而更有效地使用这些储存单元。据了解，目前DDR2内存的数据传输速度最快为每秒12GB，而新的内存架构则可达到每秒16GB。

目前，这个架构仍未实际研发完成，只是学术上的设计，仅仅完成了软件仿真。距离实体产品的开发，还需一段时间。