美国飞思卡尔半导体（Freescale Semiconductor）发表了利用45nm SOI技术所制造的新一代多核SoC架构Multi-Core Communications Platform。该架构将用于接入网络的嵌入产品。除将整合32个以上内核的芯片通信技术CoreNet之外，还采用了工作频率最高为1.5GHz的Power架构CPU核心e500-mc，以及配备共享三级缓冲存储器的构造等。该架构SoC将于2008年下半年开始以样品供货。

CoreNet能够在连接CPU核心、内存控制器、周边电路的芯片网络上，根据节点数量的增加，提高数据传输速度。可与在网状网上一样进行工作，拥有保持分级内存一致性的硬件机构。

e500-mc内核内部配备一级缓冲存储器。新一代多核SoC会为每个e500-mc内核增加二级缓冲存储器，设置数MB的共享三级缓冲存储器。利用增加缓冲存储器的级数，不仅能够减少CPU内核的暂时停机，而且能够减少内核之间以及与主存的通信。这与在目前的PowerQUICC III产品群中二级缓冲存储器相同，输入输出、加速器等周边电路可以使用通用的内存接口，与三级缓冲存储器沟通。