复杂芯片设计的科技公司─新思科技(Synopsys)，二日宣布已经与C Level Design科技公司达成收购其技术资产的协议。新思科技计划将C Level Design 的CycleC仿真技术整合进入新思的VCS(TM) 仿真器以加速硬件设计语言﹝HDL﹞的仿真。新思科技已经同意购买C Level 之RTL-C逻辑合成软件System Compiler技术，以及逻辑合成高级语言到HDL的Panchul专利权。而这些技术的购买价格并未公开。同时，此项交易并没有包含C Level Design科技公司旗下的任何产品、设计服务、客户协议或其他资产与债务。C Level Design科技公司并将结束其所有产品与服务的销售与支持。

CycleC仿真技术将结合新思科技最近刚发表、内含于VCS 的DirectC接口，提供客户在使用混合Verilog与C++语言时，更快速的准确周期循环 (cycle-accurate) 仿真功能。

新思科技的验证技术团队资深副总裁暨总经理Manoj Gandhi表示，「由目前强而有力的数据，我们已经知道VCS在Verilog 仿真方面的效能提升，而加入CycleC的技术，则有助于客户更容易地藉由使用cycle-accurate C与C++来提升VCS的仿真速度。」