瑞萨科技成功开发遵循H.264/MPEG-4 AVC（H.264）规范，且支持1920×1080画素之高画质硬件编译码IP内核（IP core），这种IP内核将应用于手机SoC。

瑞萨开发的IP内核能够在162MHz工作频率下，以30fps的速度处理高画质影像数据。透过优化IP内核的平行处理能力、降低工作频率，因而达成高处理性能。而且在编码及译码的处理上，透过电路的共享可缩小电路规模，并减小芯片面积。

另外，根据所需之编译码内容不同，还可停止输出频率给无需运作的电路，以达更低耗电。此外，由于工作频率只有162MHz，因此还可使用低耗店的手机DDR（Double Data Rate）内存。如此可让整体设备达成低耗电目标。

除了缩小芯片面积、降低耗电外，此款IP内核还特别提高画质。透过瑞萨的画质控制算法，可根据场景选择最佳的编码方法。瑞萨计划在2007年第四季开始量产整合此IP内核的SoC芯片，未来并将支持MPEG-2、MPEG-4及VC-1等各种高画质规格。