益华电脑(Cadence Design Systems, Inc.)宣布，Cadence数位与客制/类比设计流程，通过台积电N4P与N3E制程认证，支持最新的设计规则手册(DRM)与FINFLEX技术。Cadenc为台积电N4P和 N3E 制程提供了相应的制程设计套件 (PDK)，以加速先进制程行动、人工智慧和超大规模运算的设计创新。

Cadence 与台积电研发团队紧密合作，确保数位流程符合台积电N4P与N3E制程认证要求。Cadence完整整合 RTL到 GDS数位全流程，包括Cadence Innovus设计实现系统、Quantus萃取解决方案、QuantusFS求解器、Tempus时序签核解决方案和 ECO 选项、Pegasus 验证系统、Liberate特徵解决方案和 Voltus IC 电源完整性解决方案与Voltus-Fi 类比电源完整性解决方案。此外，Cadence Genus 合成解决方案和可预测性 iSpatial 技术，也均支持台积电N4P和N3E先进制程技术。

数位全流程支援台积电N4P和N3E制程技术的几个关键功能，包括从合成到签核工程变更（ECO）的原生混合高度单元行优化，以实现最隹的PPA；基於标准储存格行的放置；实现结果与签核密切相关，以实现更快的设计收敛；通过pillar支持增强，以获得更好的设计性能；包含大量多高度，电压??值（VT）和驱动强度单元的大型库；时序稳健性单元表徵和分析；使用具有时效意识的 STA 进行可靠性建模；和CCSP模型增强功能，通过Voltus IC电源完整性解决方案，提供更高的精度和简化的分析表徵。

Cadence Virtuoso 客制/类比工具已获得台积电最新N4P和N3E制程技术认证，这些工具包括 Virtuoso 电路图编辑器、Virtuoso ADE 产品套装和 Virtuoso 布局套装，以及Spectre模拟平台 (涵盖其 Spectre X 模拟器、Spectre 加速平行模拟器 (APS)、Spectre eXtensive 分割模拟器 (XPS) 和Spectre RF 选项。Virtuoso 设计平台(Design Platform)提供的一项独特功能是与 Innovus 设计实现系统的紧密结合，采取通用资料库增强混合讯号设计的实现方法。

客制设计叁考流程 (CDRF)亦强化支援最新N4P与N3E制程技术。Virtuoso 电路图编辑器、Virtuoso ADE 产品套装和整合型 Spectre X 模拟器协助客户有效管理corner模拟、统计分析、设计中心化和电路优化。Virtuoso Layout Suite 已经达成高效的布局实现，为客户提供多种功能，包括独特的row-based实现方法，以用於布局、布线、填充和虚拟??入的交互式辅助功能；增强模拟迁移和布局重用功能；整合寄生叁数萃取、电迁移/电源电压降(EM-IR) 检查，也同时整合物理验证功能。

台积电设计基础设施管理事业部负责人Dan Kochpatcharin表示：「通过继续与Cadence密切合作，我们确保客户可以放心地使用我们最先进的N4P和N3E技术以及经过认证的Cadence数位和客制/类比流程。这项共同努力将台积电的技术进步与Cadence领先的设计解决方案相结合，帮助我们的共同客户满足严格的功率和性能要求，并迅速将他们的下一代矽创新推向市场。」

Cadence资深??总裁暨数位与签核事业群总经理滕晋厌(Chin-Chi Teng)博士表示：「藉由Cadence与台积电长期持续的合作，我们使共同客户能够利用我们的最新技术实现他们的PPA与生产力目标。我们与台积电的最新合作成果再次印证了我们致力於通过我们的流程和台积电的先进技术帮助客户实现卓越设计的承诺，我们总是对客户的创新感到惊喜。」