账号:
密码:
最新动态
 
产业快讯
CTIMES/SmartAuto / 新闻 /
Cadence:透过内外兼具的EDA布局 加速设计流程
 

【CTIMES / SMARTAUTO ABC_1 报导】    2020年05月26日 星期二

浏览人次:【4797】

一般来说,AI对於EDA工具的影响,多半需要考量两个部分。EDA工具通常面临着解决许多难以解决的挑战,这些挑战需要利用更先进的方法来加以管理。例如,在布局和设计路线流程的早期,就先评估大型数位化设计的线路拥挤或可能的错误。在这样的情况下,透过AI或ML可以有助於获得更好的数据和最隹化的晶片布局。只不过这些改进对於使用者来说,多半是看不见的,这种工具只能提供更好的结果。而Cadence将这种方式称为「ML inside」,意思是将ML演算法先行整合到EDA工具之中,来加速设计引擎的效能。

AI对EDA工具的另一个影响,则与设计流程有关。通常晶片设计是一种反覆的过程,设计团队的许多部门都在共同努力来获得最隹的结果。为了获得最隹化的布局、最完整的验证、最低的功耗等目标,有很多的试运行将会持续进行,而这样的过程可能会持续好几个月。在这种情况下,AI与ML可用於分析每次迭代产生的大量数据,目的是尽可能从给定的迭代或一组迭代中进行学习。该过程可以让本质变得更聪明,而不是透过更努力地运作来减少设计时间。这是一个全新的过程,因为它看起来可以提高设计流程的效率,Cadence也将此称为「ML outside」,意思是让ML作为设计辅助的子系统,来加快生产流程。

为什麽ML对於EDA工具如此的重要,主要在於到目前为止,EDA工具多半具有大量的输入叁数,但是没有一个叁数可以撷取历史记录或者学习关於设计工具的使用情况。换句话说,该工具无法对先前使用的方式进行记录。而ML outside可以改变所有这些现况,进而从本质上创建一种新型的工具流程。

關鍵字: EDA  益华计算机 
相关新闻
【东西讲座】10/18日 3D IC设计的入门课!
Cadence:AI 驱动未来IC设计 人才与市场成关键
西门子EDA看好3D-IC设计趋势 聚焦软体定义应用发展
TESDA延揽AMD??总裁王启尚新任董事
西门子以Catapult AI NN简化先进晶片级系统设计中的AI加速器开发
comments powered by Disqus
相关讨论
  相关文章
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B8DGY24QSTACUKK
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw