电子设计产品及服务供应商益华电脑公司(Cadence)与半导体矽智财供应商Artisan公司日前共同发表了一项为期五年的合作协议，两间公司将合作开发高度整合系统，包括IP元件库、设计技术以及半导体制程资料，以控制奈米设计所面临的风险。此项合作的第一项成果，即是开发出一套系统，解决奈米设计中最主要的风险因素-讯号完整性，可以帮助客户在设计流程的初期先处理讯号完整性的问题，且建立可预期的路径。

Artisan总裁兼执行长Mark Templeton表示，『在解决奈米设计所面临的问题时，必须投入相当的资源，建立一套包含各种设计工具、设计​​流程、元件库及矽晶片产出等的新系统。因此我们的目标，是希望能与如Cadence一样的厂商建立长期的合作关系，以便随时随地提供客户最即时的设计解决方案。 』

Cadence执行副总裁兼总行销长Penny Herscher指出，『我们的客户在奈米设计方面所遇到的问题，只能透过崭新的整合性技术及合作关系来解决。 Cadence希望透过与Artisan这样的厂商建立合作关系的方式，确保我们的客户可以解决各项问题。而一旦我们的客户可以控制设计风险之后，我们就可以支援更多对大部分客户而言非常重要专业晶圆代工模式(pure-play foundry model)。 』

Cadence表示，在进行奈米设计时，是要将更薄、更细的导线更紧密地堆叠在一起，因此会产生一些负面的电子效应，并因而阻碍了讯号完整性。而我们必须先完成绕线后，才能针对这些因为拉线而导致的讯号完整性效应找出适当的解决方案。而在执行作业的第一天开始以及之后的每一天，设计部门都需要有关整个晶片的详细设计执行内容；其中也包括详细的绕线方式。而Cadence的Encounter设计系统便可提供这样以拉线为第一考量的解决方案，让设计部门可以在设计流程的初期便可以知道讯号完整性会产生之效应，并透过系统的、可预测的程序，一步步完成讯号整合的完整流程。