意法半导体、ARM和Cadence Design Systems宣布，三方已向Accellera系统促进会（Accellera Systems Initiative）的SystemC语言工作小组提议了三个新的技术方案。此次的三方合作将进一步提高不同模型工具之间的互操作性，满足电子系统层级（ESL，Electronic System-Level）设计的要求。

三方提议的技术方案包括新的中断模型接口、应用编程接口和内存映像模型。中断模型接口可无缝地整合不同公司设计的中断模型；应用编程接口用于寄存器自我检测，使不同厂商的工具能够互通，并无缝地显示和更新寄存器数值；内存映像模型用于提高虚拟平台软硬件多核系统的侦错效率。新标准方案包括功能完整的应用编程接口（API，Application Programming Interfaces）标准和函数库以及文档和范例，受Apache 2.0开放原始码授权书保护。

意法半导体设计支持和服务部门执行副总裁Philippe Magarshack表示：「这些新接口对于加强电子系统层级生态系统至关重要。在意法半导体、ARM和Cadence的推动下，作为向不同模型工具互通目标迈出的一步，这些标准方案可大幅降低与整合虚拟原型相关的研发风险和工作量。减去对转接器（adapter）的需求将会提高虚拟原型仿真性能，加快软硬件整合速度，从而缩短产品上市时间。」

Cadence工程师Stan Krolikoski表示：「为开发这些开放原始码标准方案，Cadence与意法半导体、ARM和其它的伙伴进行了密切合作。在虚拟原型方案内采用这些标准方案有助于电子系统层级生态系统发展，并透过提高互操作性为用户带来附加价值。」

ARM设计技术与自动化部门副总裁John Goodenough表示：「在为可整合到SystemC虚拟原型的模型培养生态系统过程中，Accellera TLM 2标准扮演者相当重要的角色，透过解决不同厂商在模型接口上存在的巨大差异及提高工具的整合度，这些标准方案有助于确保虚拟原型的整合具有可预测性和一致性。」

Synopsys标准和互通部总监Yatin Trivedi表示：「随着虚拟原型被用于软件早期开发的情况不断增加，持续简化虚拟原型开发同时提升用户价值具有重要意义，作为市场领先的虚拟原型厂商，我们欢迎标准方案的提出和讨论，这有助于推动Accellera SystemC TLM标准发展。」

明导国际（Mentor Graphics）ESL市场开发经理Shabtay Matalon表示：「在Accellera系统促进会的SystemC语言工作小组内，我们期待与其它公司合作，满足用户对提高虚拟原型模型和工具互操作性的需求，这些初步的开放原始码标准方案是一个良好的催化剂，有助于业界开始探讨并解决这些严峻的标准化问题。」

第一个技术方案专注对更好的SystemC交易层级模型 （TLM，Transaction Level Modeling） 的互操作性需求，提出一个用于在交易层级建立中断和连接模型的标准接口。透过使用标准化内存映像连接方法，该方案能够无缝地整合不同公司开发的模型，进一步提高第三方TLM模型市场成长率。

第二个方案定义一个可支持寄存器自我检测的标准化模型接口和工具接口，使工具能够无缝地显示和更新寄存器数值。该接口在用户定义的不同的寄存器类组合内执行，可支持整合各种模型供货商开发的异构平台。这个功能是在芯片设计前在虚拟原型上整合并侦错嵌入式软件的关键技术。

第三个方案导入一个重构系统设计者开发的系统内存映像的方法，使ESL工具能够在复杂虚拟平台上支持软硬件侦错，而理解内存映像方法有助于实现这个目标。该方案解决内存映像依赖于模型互联的挑战；而且，每个系统设计人员都可能按照自己的想法设计。

有了这些新的技术方案，意法半导体、ARM和Cadence预计，对于所有用户，SystemC模型在虚拟原型的整合度将会得到大幅提升，使模型得以快速推广。此外，在模型工具的标准接口将会提高软硬件整合度，使用适合的工具将会提高侦错功能。

在Accellera系统促进会内，ARM、Cadence和意法半导体计划与其它公司合作，改进这些方案，使之完全实现标准化。