在全球电子组件会议上（International Electron Device Meeting，IEDM），IBM与AMD（美商超威半导体）发表数篇论文，描述在45奈米微处理器制程应用程序方面，浸润式微影技术的使用、超低介电值的金属层间介电层、以及多项晶体管应变加强等技术。AMD与IBM预计第一批使用浸润式微影技术与超低介电值金属层间介电层的45奈米产品，将在2008年中问世。

AMD逻辑技术发展部门副总裁Nick Kepler表示，身为首度发表在45奈米技术世代使用浸润式微影技术与超低介电值金属层间介电层的微处理器制造厂商，AMD与IBM持续在微处理器制程技术上激发出创新的火花。浸润式微影技术将让我们能够加强微处理器在设计定义与制造方面的一致性，进而增进我们提供顾客领先业界、高精密度产品的能力；而超低介电值的金属层间介电层，将进一步提高我们微处理器领先业界的每瓦功效，嘉惠我们所有的顾客。这项宣布再次证明了IBM与AMD在研究与发展方面的紧密合作。

目前的制程技术是使用传统微影技术，在超越65奈米制程技术的微处理器设计定义上有极多限制。浸润式微影技术使用透明液体来填满重复步骤微影系统的投影镜头、与含有数百个微处理器的晶圆间空隙；这项在微影技术方面长足的进步，提升了聚焦程度并改善影像精确度，进而加强芯片层级的效能与制程效率。相较于无法开发制造层级浸润式微影技术制程以推出45奈米微处理器的竞争对手，浸润式技术将使AMD与IBM更具备制程优势，例如，一个SRAM内存晶胞的效能可藉由这项加强的制程能力而显示15%的提升，而不需诉诸成本较高的双重曝光技术。

此外，使用多孔超低介电值介电层以降低金属层间的电容量与导线延迟，对于进一步提升微处理器效能与减少能源耗损来说是非常重要的步骤。这项技术来自于在业界的超低介电值制程整合之发展，降低了技术层间介电层的介电常数，同时保持了机械上的优势。与传统低介电值介电层相较，增加超低介电值的金属层间介电层可减少约15%导线相关延迟。

?IBM半导体研究与开发中心的技术开发副总裁Gary Patton表示，45奈米的浸润式微影技术与超低介电值金属层间介电层的推出，是将我们在阿尔巴尼奈米研究中心（Albany Nanotech Center）的突破性研发工作成功技术转移至IBM位于纽约州East Fishkill的12吋晶圆顶尖制造与开发线、以及AMD位于德国德勒斯登的12吋晶圆顶尖生产线的初期成果。与AMD以及我们合作伙伴领先技术的成功整合，展现了IBM在合作创新模式上优异的能力。

AMD与IBM在晶体管应变技术上持续加强，已使得晶体管效能不断提升，同时克服了整个业界在晋升到45奈米制程技术时所面临的几何相关尺寸问题。除了45奈米晶体管封装密度的提升，相较于非应变式晶体管，IBM与AMD在p-信道晶体管驱动电流方面提升了80%，而在n-信道晶体管驱动电流方面则提升了24%。这项成就，为目前45奈米制程技术上所公布最佳的CMOS效能。

IBM与AMD自2003年1月开始便携手合作开发新一代半导体制造技术。在2005年11月，双方宣布延长其共同开发工作直至2011年，并将涵盖32奈米与22奈米制程技术世代。