据工商时报报导，台积电营销副总经理胡正大、新思科技台湾分公司总经理叶瑞斌及威盛电子副总特助陈耀皇，在「电子设计自动化及测试设计研讨会」中，共同针对半导体制程技术迈向90奈米时代对摩尔定律发展的难题与技术瓶颈提出讨论，与会人士咸认为显影技术、设计验证、可测试性、漏电流管理、及封装技术等问题，都有待进一步的研发成果突破。

胡正大指出，随着芯片上线路的线宽及复杂度日益增加，现在IC设计过程中，用于设计验证（verification）的比重已越来越高，据估计目前高阶IC设计超过五成的时程用于验证。而在复杂度增高的世代中，最早的IC设计就需考虑其可测试性（testability），亦是一项挑战。

叶瑞斌表示，对于IC设计产业将逐渐走向SoC（系统化芯片）的时刻，许多议题都尚待克服，包括显影技术、光罩成本、及设计验证等。他举例，根据记忆所及，台积电的光罩价格在0.18微米时代，一套光罩约需35万美元，到了0.13时代就超过50万美元，等到90奈米时代更是要上百万美元的天价。

陈耀皇则预测，因为IC讯号传输所造成的延迟等问题，将来可能会衍生到封测端去解决，因此覆晶式（flip chip）封装技术明年会大量使用在高阶ASIC设计上。至于英特尔曾说SoC已死，部份业界人士看好SiP（系统级封装）的未来发展，陈耀皇认为现在论断其生死似乎过早，未来端视成本高低才能一决胜负。