德州仪器（TI）宣布其65奈米制程技术已通过认证并将进入量产阶段，距离TI推出第一颗65奈米无线样品组件仅八个月时间。65奈米技术不需增加耗电量就能在更小空间内为先进应用提供更强大的处理效能。TI现已在65奈米制程量产取得领先优势，未来将于无线通信和其它目标市场推出采用这种先进制程技术的各种产品。

TI表示，TI的策略是自行发展先进制程技术，并由一家自有晶圆厂进行初期量产，等到技术稳定后再全面推广到TI其它晶圆厂和晶圆代工厂，这种做法使TI很快就能为客户提供庞大产能。样品组件对半导体产业固然重要，但唯有第一家掌握高质量量产能力的供货商才算真正取得竞争优势。

TI于2004年首度公布其先进65奈米CMOS制程的技术细节，随后又于2005年3月宣布推出65奈米的无线数字基频处理器样品组件。这种制程技术的晶体管密度比90奈米制程增加一倍，使得同样设计只需一半芯片面积，晶体管效能则提升四成。除此之外，TI技术还能大幅减少闲置晶体管的漏电现象，同时将数亿颗支持模拟和数字功能的晶体管整合到系统单芯片设计。

诺基亚无线通信平台副总Tommi Uhari表示，诺基亚与TI的关系是建立在密切技术合作基础上。尽早取得65奈米制程之类的TI解决方案使诺基亚能更快在市场上推出客户所需的最先进产品和功能。

今日的多媒体应用和高阶数字消费电子产品需要更多处理运算，这使得低耗电半导体技术的研发更加成为关注焦点。TI为克服这些挑战，特别将SmartReflex功耗与效能管理技术导入65奈米平台，以便整合智能型和适应性硅芯片、电路设计和软件来解决先进制程的功耗和效能管理问题。

SmartReflex会密切监控电路速度，然后在不影响系统整体效能的情形下动态调整供应电压以满足应用需求。这种做法让组件在任何操作频率下都能将耗电量降至最低，于是电池寿命得以延长，组件产生的热量也变得更少。

TI还将其它技术用于65奈米制程，它们会在晶体管进入闲置状态后降低耗电量，例如移动电话处于待机模式准备接听电话时。这些新技术包括SRAM内存区块的反向偏压电路（back-biasing）以及电压降至极低也不用重新写入逻辑状态或内存内容的正反器保持电路（retention flip-flop circuitry）。整体而言，这些最新的SmartReflex技术最多可将泄漏功耗减少1000倍。

TI继续提供数种优化制程技术以满足最终产品或应用的各种独特需求，这包括耗电量极小的半导体组件，使3G行动装置、数字相机和音频播放器等多媒体功能日益先进的可携式产品拥有更长电池寿命。中阶产品可以支持DSP应用和TI专为通讯基础设施产品所发展的高效能ASIC组件库。TI效能最强大的65奈米制程则能支持服务器等级的微处理器。

65奈米制程最多有11层铜导线，并采用介电系数在2.8和2.9之间的低介电系数有机硅玻璃材料（OSG）。其它的改进包括制造芯片时在晶体管信道上产生诱导应力以增加电子和电洞的移动率、使用硅化镍以降低闸极和源极／汲极阻抗以及超浅层源极／汲极接面。