台湾集成电路制造公司于日前假美国硅谷举办2002技术研讨会，于会中除了向近二千名客户介绍该公司之技术及服务的进展，同时正式宣布将该公司提供给半导体业界下一世代系统单芯片技术命名为Nexsys技术平台，并且已开始提供此项新世代技术的IC设计准则及IC电路仿真软件模型(SPICE模型)供客户使用。台积公司的Nexsys技术平台包括了设计环境、硅智财以及标准组件数据库，预计将于今年第三季开始以90奈米制程为客户生产八吋晶圆产品，并于明年第一季开始提供十二吋晶圆生产服务。

台积公司全球市场暨营销资深副总经理金联舫表示，台积公司的Nexsys技术平台首先以90奈米制程技术提供客户系统单芯片(SoC)解决方案，目前已与多家世界级整合组件制造商及无晶圆厂专业设计公司中的领导厂商结盟，共同整合了基础的IC设计准则(design rules)以及电性和晶体管参数(electrical and transistor parameters)。台积公司的Nexsys技术平台具有高密度、高效能以及产品迅速上市等方面的优势，预期能协助客户加速开发新的产品及应用，并为集成电路市场带来一个全新的面貌。

在90奈米制程技术世代，客户在进行设计时能将数百万个逻辑闸(logic gates)放入单一一个芯片中，并且能够将具有不同功能的组块与此芯片结合在一起，而成为一颗系统单芯片。这些组块可以是混合讯号、嵌入式高密度内存或嵌入式闪存。台积公司的90奈米制程技术已涵盖多样制程技术，可以满足SoC广泛的应用需求，其中包括了基础核心制程技术(CLN90G)、高速制程技术(CLN90HS)以及低耗功率制程技术(CLN90LP)等，其应用范围可适用于计算机、绘图、消费性产品、网络及无线产品，能够支持高达数十亿赫兹(Gigahertz)运转速度的高速制程技术，以及高效能模拟产品如高频网络产品所需的混合/射频CMOS制程技术。

以高速制程技术为例，台积公司Nexsys技术平台中的90奈米制程技术使用三闸极氧化层(triple oxide)的设计(uses a triple-gate oxide for design versatility)，其核心电压可以低至仅达1.0伏特、闸长介于45至65奈米间以与门延迟低至仅达7.9沙秒(picosecond, 1万亿分之1秒)。其技术之低介电系数值(low-k dielectric rating)可以低于2.9，同时可提供多至10层的双嵌式铜(dual-damascene)金属层，并使用具有光学临近效应校正 (Optical Proximity Correction)技术及相位移转光罩(Phase Shift Mask)技术的先进步进扫瞄式微影机进行生产。

台积公司Nexsys技术平台是该公司今年技术发表会(Technology Symposium)的多项主题之一。台积公司今年在美国举办的首场技术发表会于美国时间4月9日在加州San Jose举行，4 月11日将在德州Austin举行，4月16日将在马萨诸塞州Boston举行，4 月18日将在加州Orange County举行。此外，台积公司也将陆续在台湾、日本及欧洲各地举办技术发表会。欲参加任一技术发表会者，请至台积公司网站(www.tsmc.com.)点选报名。