據工商時報報導，台積電行銷副總經理胡正大、新思科技台灣分公司總經理葉瑞斌及威盛電子副總特助陳耀皇，在「電子設計自動化及測試設計研討會」中，共同針對半導體製程技術邁向90奈米時代對摩爾定律發展的難題與技術瓶頸提出討論，與會人士咸認為顯影技術、設計驗證、可測試性、漏電流管理、及封裝技術等問題，都有待進一步的研發成果突破。

胡正大指出，隨著晶片上線路的線寬及複雜度日益增加，現在IC設計過程中，用於設計驗證（verification）的比重已越來越高，據估計目前高階IC設計超過五成的時程用於驗證。而在複雜度增高的世代中，最早的IC設計就需考慮其可測試性（testability），亦是一項挑戰。

葉瑞斌表示，對於IC設計產業將逐漸走向SoC（系統化晶片）的時刻，許多議題都尚待克服，包括顯影技術、光罩成本、及設計驗證等。他舉例，根據記憶所及，台積電的光罩價格在0.18微米時代，一套光罩約需35萬美元，到了0.13時代就超過50萬美元，等到90奈米時代更是要上百萬美元的天價。

陳耀皇則預測，因為IC訊號傳輸所造成的延遲等問題，將來可能會衍生到封測端去解決，因此覆晶式（flip chip）封裝技術明年會大量使用在高階ASIC設計上。至於英特爾曾說SoC已死，部份業界人士看好SiP（系統級封裝）的未來發展，陳耀皇認為現在論斷其生死似乎過早，未來端視成本高低才能一決勝負。