意法半導體、ARM和Cadence Design Systems宣佈，三方已向Accellera系統促進會（Accellera Systems Initiative）的SystemC語言工作小組提議了三個新的技術方案。此次的三方合作將進一步提高不同模型工具之間的互通性，滿足電子系統層級（ESL，Electronic System-Level）設計的要求。

三方提議的技術方案包括新的中斷模型介面、應用編程介面和記憶體映射模型。中斷模型介面可無縫地整合不同公司設計的中斷模型；應用編程介面用於寄存器自我檢測，使不同廠商的工具能夠互通，並無縫地顯示和更新寄存器數值；記憶體映射模型用於提高虛擬平台軟硬體多核系統的偵錯效率。新標準方案包括功能完整的應用編程介面（API，Application Programming Interfaces）標準和函數庫以及文檔和範例，受Apache 2.0開放原始碼授權書保護。

意法半導體設計支援和服務部門執行副總裁Philippe Magarshack表示：「這些新介面對於加強電子系統層級生態系統至關重要。在意法半導體、ARM和Cadence的推動下，作為向不同模型工具互通目標邁出的一步，這些標準方案可大幅降低與整合虛擬原型相關的研發風險和工作量。減去對轉接器（adapter）的需求將會提高虛擬原型模擬性能，加快軟硬體整合速度，從而縮短產品上市時間。」

Cadence工程師Stan Krolikoski表示：「為開發這些開放原始碼標準方案，Cadence與意法半導體、ARM和其它的伙伴進行了密切合作。在虛擬原型方案內採用這些標準方案有助於電子系統層級生態系統發展，並透過提高互通性為用戶帶來附加價值。」

ARM設計技術與自動化部門副總裁John Goodenough表示：「在為可整合到SystemC虛擬原型的模型培養生態系統過程中，Accellera TLM 2標準扮演者相當重要的角色，透過解決不同廠商在模型介面上存在的巨大差異及提高工具的整合度，這些標準方案有助於確保虛擬原型的整合具有可預測性和一致性。」

Synopsys標準和互通部總監Yatin Trivedi表示：「隨著虛擬原型被用於軟體早期開發的情況不斷增加，持續簡化虛擬原型開發同時提升用戶價值具有重要意義，作為市場領先的虛擬原型廠商，我們歡迎標準方案的提出和討論，這有助於推動Accellera SystemC TLM標準發展。」

明導國際（Mentor Graphics）ESL市場開發經理Shabtay Matalon表示：「在Accellera系統促進會的SystemC語言工作小組內，我們期待與其它公司合作，滿足用戶對提高虛擬原型模型和工具互通性的需求，這些初步的開放原始碼標準方案是一個良好的催化劑，有助於業界開始探討並解決這些嚴峻的標準化問題。」

第一個技術方案專注對更好的SystemC交易層級模型 （TLM，Transaction Level Modeling） 的互通性需求，提出一個用於在交易層級建立中斷和連接模型的標準介面。透過使用標準化記憶體映射連接方法，該方案能夠無縫地整合不同公司開發的模型，進一步提高第三方TLM模型市場成長率。

第二個方案定義一個可支援寄存器自我檢測的標準化模型介面和工具介面，使工具能夠無縫地顯示和更新寄存器數值。該介面在用戶定義的不同的寄存器類組合內執行，可支援整合各種模型供應商開發的異構平台。這個功能是在晶片設計前在虛擬原型上整合並偵錯嵌入式軟體的關鍵技術。

第三個方案導入一個重構系統設計者開發的系統記憶體映射的方法，使ESL工具能夠在複雜虛擬平台上支援軟硬體偵錯，而理解記憶體映射方法有助於實現這個目標。該方案解決記憶體映射依賴於模型互聯的挑戰；而且，每個系統設計人員都可能按照自己的想法設計。

有了這些新的技術方案，意法半導體、ARM和Cadence預計，對於所有用戶，SystemC模型在虛擬原型的整合度將會得到大幅提升，使模型得以快速推廣。此外，在模型工具的標準介面將會提高軟硬體整合度，使用適合的工具將會提高偵錯功能。

在Accellera系統促進會內，ARM、Cadence和意法半導體計劃與其它公司合作，改進這些方案，使之完全實現標準化。