群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積。

為了加速產品開發，群聯特別關注在功耗和面積上的表現。為此，群聯佈署 Cadence Cerebrus和更廣泛的數位全流程，包括Cadence 的Genus 合成解決方案、Innovus 設計實現系統和Tempus 時序解決方案來實現最佳功耗、效能和面積(PPA) 以及更快的周轉時間，從而實現卓越的系統單晶片(SoC) 設計。

群聯電子研發副總經理鄭國義(Vincent Cheng)表示：「晶片面積和功耗是我們NAND控制晶片市場差異化的重要關鍵。透過採用 Cadence Cerebrus 生成式 AI 技術，我們現在可以快速優化晶片面積和功耗，為客戶提供更具競爭力的產品。」

Cadence AI研發副總裁Venkat Thanvantri博士表示：「Cadence Cerebrus僅在短短一周內，便自動讓群聯設計的功耗降低了35%，徹底證明了生成式AI能夠大幅提升結果品質和生產力。」

群聯設計團隊使用 Cadence Cerebrus智慧晶片設計工具，成功實現了 PPA 目標，速度明顯優於傳統以手動進行設計最佳化。Cadence Cerebrus的生成式AI優異特性，協助群聯在短短一週內便自動達到了預期的結果。除了功耗和面積優化之外，Cadence Cerebrus 同時縮短了設計周轉時間，並幫助群聯更快地交付更高品質的產品。