電子設計產品及服務廠商－益華電腦(Cadence)，和矽智財及亞洲提供整合式ASIC服務公司－智原科技，在2002年1月一起宣佈：智原將採用益華電腦的NC-Verilog功能驗証的工具，作為其簽証級(sign-off)的Verilog模擬器(simulator)。

益華電腦表示，智原科技一向都以業界廣泛使用的Verilog-XL作為ASIC業務的Verilog簽証模擬器。為了克服日後設計的挑戰，智原也決定選擇益華電腦的"交叉分散式直接編譯法的架構"(Interleaved Native Compiled-code Architecture，INCA)。

智原設計流程經理吳坤城先生表示，「我們ASIC的複雜度常常超過1百萬閘，所以我們需要一個更強大的模擬器來達到模擬速度和設計容量上的要求，而NC-Verilog在這兩方面的要求上都可以滿足。平均來說，NC-Verilog在模擬性能的表現上比Verilog-XL快了至少5倍，而先進的INCA技術也大幅地減少了net list的數目和SDF編譯的時間，尤其當設計愈來愈複雜的時候。」

智原在決定用NC-Verilog為簽証模擬器前，已經在實際的設計計劃中使用NC-Verilog超過一年了。在智原選擇NC-Verilog的過程中，採取了極為嚴格的考驗標準。舉凡閘層級設計方式(Gate-level Design Styles)，標準Verilog語言支援(Verilog Language Support)，單一元件模組(Single-cell)驗證，時序檢查(Timing Path Checking)，程式語言介面(Programming Language Interface)的支援，以及事件排程(Event Scheduling)。NC-Verilog通過這些項目的驗證，模擬的結果都和Verilog-XL相同。

智原科技設計發展部部經理黃其益博士表示，「到目前為止，Verilog-XL是智原的黃金級簽証模擬器。由Verilog-XL轉至NC-Verilog是很直接了當的事情，NC的環境對於混合語言或是混合訊號的模擬，提供了絕佳的核心基礎，它可以讓智原更快速地滿足客戶對於驗証上的需求。這種優勢也對於未來智原在ASIC市場上的成長有所幫助。」

益華電腦表示，該公司的NC-Verilog模擬器是市面上執行速度最快，使用最少記憶空間，以及高度整合的Verilog模擬器。NC-Verilog可透過SPW(Signal Processing Worksystem)與益華的無線通訊設計流程(Cadence Wireless Flow)整合；同時，NC-Verilog也是益華的AMS Designer，模擬混合類比/數位訊號(Mixed Analog/Digital)設計工具的一部份。新版的NC-Verilog中，亦整合了程式碼涵蓋率(Code Coverage)的功能，以及免費的線上學習課程。