台積電於今日（美國當地時間為26日）在美國加州聖塔克拉拉市舉舉辦2023年北美技術論壇，會中揭示其最新技術發展，包括2奈米技術進展及先進的3奈米技術家族新成員，以提供廣泛的技術組合滿足客戶多樣化的需求，其中包括支援更佳功耗、效能與密度的強化版N3P製程、為高效能運算應用量身打造的N3X製程、以及支援車用客戶及早採用先進製程技術的N3AE解決方案。

這場北美技術論壇共計超過1,600位客戶及合作夥伴參與，為接下來幾個月陸續登場的全球技術論壇揭開序幕。本技術論壇亦設置創新專區，展示18家新興客戶的創新技術。

台積電總裁魏哲家博士表示，公司客戶從未停止尋找新方法，以利用晶片的力量為世界帶來令人驚歎的創新，並創造更美好的未來。憑藉著相同的精神，台積電也持續成長進步，加強並推進製程技術，提高效能、功耗效率及功能性，協助客戶在未來持續釋放更多的創新。

技術焦點

更廣泛的3奈米技術組合：N3P、N3X、以及N3AE： 隨著N3製程已進入量產，強化版N3E製程預計將於2023年量產，台積電推出更多3奈米技術家族成員，以滿足客戶多樣化需求。

‧ N3P預計於2024年下半年進入量產，相較於N3E，在相同漏電下，速度增快5%；在相同速度下，功耗降低5-10%，晶片密度增加4%。

‧ N3X著重於效能與最大時脈頻率以支援高效能運算應用，相較於N3P，在驅動電壓1.2伏特下，速度增快5%，並擁有相同的晶片密度提升幅度，預計於2025年進入量產。

‧ N3AE將提供以N3E為基礎的汽車製程設計套件（PDK），預計於2023年推出，讓客戶能夠提早採用3奈米技術來設計汽車應用產品，以便於2025年及時採用屆時已全面通過汽車製程驗證的N3A製程。

2奈米技術開發進展良好：台積電2奈米技術採用奈米片電晶體架構，在良率與元件效能上皆展現良好的進展，將如期於2025年量產。相較於N3E，在相同功耗下，速度最快將可增加至15%；在相同速度下，功耗最多可降低30%，同時晶片密度增加大於15%。

N4PRF推進CMOS射頻技術之極限在2021年推出N6RF技術後，台積電進一步開發N4PRF，此為最先進的互補式金屬氧化物半導體（CMOS）射頻技術，以支援Wi-Fi7射頻系統單晶片等數位密集型的射頻應用。相較於N6RF，N4PRF邏輯密度增加77%，且在相同速度下，功耗降低45%。

TSMC 3DFabric先進封裝及矽晶堆疊 台積電3DFabric系統整合技術的主要發展，包括：

‧ 先進封裝：為了滿足高效能運算應用在單一封裝中置入更多處理器及記憶體的需求，台積電正開發具有高達6個光罩尺寸（約5,000平方毫米）重佈線層（RDL）中介層的CoWoS解決方案，能夠容納12個高頻寬記憶體堆疊。

‧ 三維晶片堆疊：台積電推出SoIC-P，作為系統整合晶片（SoIC）解決方案的微凸塊版本，提供具有成本效益的方式來進行3D晶片堆疊，SoIC-P加上目前的SoIC-X無凸塊解決方案，讓台積電的3D IC技術更完善。

‧ 設計支援：台積電推出開放式標準設計語言的最新版本3Dblox 1.5，旨在降低三維積體電路（3D IC）的設計門檻。3Dblox 1.5增加自動凸塊合成的功能，協助晶片設計人員處理具有數千個凸塊的複雜大型晶片，可縮短數個月的設計時程。