帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
加速彌補頻寬需求落差 PCIe 5.0將於明年Q1釋出
 

【CTIMES/SmartAuto 籃貫銘 報導】   2018年10月23日 星期二

瀏覽人次:【11001】

匯流排規範與介面標準推廣組織PCI-SIG,今日在台北舉行PCI Express (PCIe)開發者技術論壇,除持續推廣PCIe介面技術的採用與升級外,今年的重點則是放在最新一代的PCIe 5.0介面的推動與佈局。新標準的傳輸頻寬倍增至32GT/s,將以人工智慧、電競等需要極大資料傳輸量的應用為主。

PCI-SIG副總裁暨開發者會議主席Richard Solomon
PCI-SIG副總裁暨開發者會議主席Richard Solomon

根據PCI-SIG的資料,PCIe 5.0採用128/130位元編碼,最高可在16個4GB/s的通道中,提供最高128GB/s的速度。主要的應用將以人工智慧、機器學習、電腦視覺、儲存,與高階網路解決方案等。以及需要高頻寬的加速器和GPU,與性能優先的微型裝置等。

目前PCI-SIG已在今年6月釋出了PCIe 5.0的0.7版本,目前在正進行0.9版本的制定,預計在2019年的第一季就會釋出正式的1.0版

然而,距離前一版(PCIe 4.0)的推出,僅不到2年的時間,PCIe 5.0似乎來的又快又急。

對此,PCI-SIG副總裁暨開發者會議主席Richard Solomon表示:「事實上,PCIe 5.0是來遲了。」

他指出,從市場的需求觀點來看,約每三年的時間,傳輸的頻寬就要加倍,但自PCIe 3.0之後,就出現了停滯的狀態,主要的原因是當時市場相對冷淡,也缺乏新應用的刺激。但到了2016年就出現了轉變,人工智慧和高速運算這類的應用開始興起,對於頻寬的需求也水漲船高,刺激PCIe著手研發新規格。

另一方面,由於開發停滯許久,PCIe的許多設計架構與開發文件都過於老舊,開發者重新再回去研究舊的方案來進行開發不僅費時曠日,成效也不見得好。也因此PCIe 4.0在開發上幾乎是一個全新的開始,而也由於有了新方法與新的架構,促成了新一代的PCIe 5.0可以提早問世。

由於兩代標準的間隔很近,因此可能會造成部分業者跳過4.0,直接投入5.0的開發。Richard Solomon也認為的確有業者可能採取此策略,但他也強調,更高的速度代表更高的成本,業者要自行決定哪一個版本最適合自己的產品,例如物聯網應用就不需要太高的速度。此外,新標準都會向下相容,業者可以放心升級。

隨著明年PCIe 5.0 1.0規範的正式公布,他也預期明年就可以看見早期的終端產品發表,而依據發展歷史,要大規模的普及則需要2~3年的時間。

Richard Solomon也透露,目前0.9的版本已經非常接近1.0正式版,可能只會做非常小的變動,除非有重大的錯誤,否則將會依此如期進行。

關鍵字: PCIe  PCI-SIG 
相關新聞
專訪Kandou:看好AI驅力 發表全球首款小型PCIe 5傳輸層交換器
Kandou發布一款用於PCIe除錯和深度診斷分析的軟體工具Besso
瑞士晶片商Kandou:看好AI引領高速傳輸需求
PCI-SIG正式公布PCIe 5.0和6.0的CopprLink電纜規範
M31推出PCI-SIG認證PCIe 5.0 PHY IP 攜手InnoGrit推進PCIe 5.0世代
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
» 光通訊成長態勢明確 訊號完整性一測定江山
» 分眾顯示與其控制技術
» 新一代Microchip MCU韌體開發套件 : MCC Melody簡介


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.118.205.75
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw