帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
發展3D晶片是下一個台灣機會
 

【CTIMES/SmartAuto 籃貫銘 報導】   2008年07月21日 星期一

瀏覽人次:【3620】

2008年全球半導體產業在渡過了冷清的第一季之後,原本預期將會逐漸回溫的第二季景氣,也在全球通膨與美次貸危機的夾擊下,造成消費者信心大幅衰退,預料成果也不會太好看。在第一、二季相繼失利且短期不見回升信號之後,市場研究機構已把景氣拉回的時間點放至2009年之後,然而,景氣回升的時間越晚,對台灣的半導體業者的影響便越大,尤其是晶圓代工相關產業,因為在產量漸增,產值和售價卻未相對增加的情況下,提高附加價值是重要課題。因此,及早投入並開創出另一個高附加價值的新業務是非常必要,而3D晶片便是台灣晶圓代工產業最值得投入市場。

/news/2008/07/21/0043061223.jpg

根據國際半導體設備材料產業協會(SEMI)的矽晶圓市場分析報告顯示,2008年第一季半導體晶圓出貨較2007年第四季減少1%,而出貨面積則增加3%。SEMI指出2008年第一季晶圓的出貨,符合整體半導體產業的情況,其中12吋晶圓的出貨則持續增加。另一家投資研究公司Friedman Billings Ramsey 則預期,2008年晶圓市場的產值將縮減5%,FBR估計,2008年第一季8吋晶圓的價位下跌3%~5%,12吋晶圓下跌2%~4%。整體言而言,2008年第一季的平均售價比2007年第四季下跌2%~3%。

因應此趨勢,台積電及聯電已決定在2008年大減資本支出,主要的原因便是希望減少晶圓代工市場產能供給過剩壓力,並減緩晶圓平均出貨價格的下跌壓力。但摩根士丹利卻指出,由於總體經濟環境的衰退,晶圓代工廠減少資本支出,對提升平均價格並沒有實質。因為過去幾年晶圓代工價格滑落原因,並不完全都是導因於供給過剩,就算供給吃緊,業者也無法提高價格,而降低資本支出,不斷加重的研發費用仍會對獲利造成衝擊。

目前台灣的晶圓代工廠在先進製程皆加大資金投入,但由於景氣衰退客戶採用先進製程晶片的速度已放慢,所以晶圓代工廠的競爭更為激烈,價格也有很大的跌價壓力,有時90奈米及65奈米的毛利率,反而不如其他的成熟製程。

為了避免走入製程壓力並提高附加價值,台灣發展3D晶片生產也許是條可行之路。所謂3D晶片是指與成千上萬個垂直連接點連接的晶片,也就是利用「堆疊」方式生產晶片的技術。目前大部分的晶圓廠在3D晶片生產仍在開發階段,產量仍不高,但至2009年時,產量便會出現突破性的成長。市場研究公司Yole Développment預測,到2012 年,3D晶片的晶圓的年複合成長率將超過60%。

過去堆疊式封裝通常用在行動電話和其它小型的裝置上,透過將SRAM、快閃記憶體和DRAM堆疊在一起並用導線接合。或者把微控制器與記憶體相連,繼而成為所謂的SiP系統級封裝解決方案。目前業界已將3D作為減少記憶體和邏輯電路延遲的一種方法,或者作為將一種非標準製程製造的晶片連接到一個CMOS晶片的方法。現在的3D晶片已朝向立體堆疊的型態,以達到縮減體積、降低能耗、及增進效率的多方面益處。現今主要3D晶片的產品多為RF、CIS、記憶體、MEMS等為主。

應用在3D晶片的技術中,採用Via first方式是以TSV的技術形成Via,則需要用半導體前段的蝕刻製程來完成,因此,台灣的晶圓代工業者便可利用既有的設備和技術,來擴建一家從TSV到Bonding製程能力的公司,或者與專業封裝廠來進行分工。由於3D 晶片技術屬於晶圓製造的層級,晶圓代工廠具有晶圓製程的技術,跨入3D 晶片技術具有一定的優勢。

目前台灣的晶圓製造和封裝皆是世界第一,對於發展3D晶片更有絕佳的優勢,只要政府與產業能夠妥善合作,相信一定能有所作為。

關鍵字: 3D晶片  SiP  封裝  Yole Développment  台積電(TSMC聯電 
相關新聞
2025國際固態電路研討會展科研實力 台灣20篇論文入選再創新高
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
Ansys、台積電和微軟合作 提升矽光子元件模擬分析速度達10倍
台積電擴大與Ansys合作 整合AI技術加速3D-IC設計
矽光子產業聯盟正式成立 助力台灣掌握光商機
comments powered by Disqus
相關討論
Jalen Chung發言於2008.07.23 03:24:14 PM
工研院利用Through-Si Via(TSV)將不同功能的晶片堆疊在一起,類似樓上招樓下的LSI設計,目前在8吋部分好像已經準備好,前段蝕刻由晶圓廠負責,後段雷射穿孔技術需要封測廠支援,現在是不是這兩者中間的整合需要再加強?
Korbin Lan發言於2008.07.23 02:59:26 PM
Bruce2847 提到:

各大廠紛紛投入研究, 但似乎 bump接合, 填 underfill.... 仍在加強中.

 

非破壞性檢驗, 超音波掃描的專家 Sonoscan Inc.

是設備的問題嗎?還是生產經驗還不夠?
聽幾家EDA工具商在講,不久就會推出SiP的設計工具
我想藉時應該是會直接推到3D晶片上去..

Bruce2847發言於2008.07.22 11:37:28 PM

各大廠紛紛投入研究, 但似乎 bump接合, 填 underfill.... 仍在加強中.

 

非破壞性檢驗, 超音波掃描的專家 Sonoscan Inc.

Steven Wang發言於2008.07.22 04:44:29 PM
SiP封裝也是個不錯的低成本作法!
Jalen Chung發言於2008.07.21 03:51:22 PM
工研院在3D IC的投入還蠻積極的,7/23也有相關聯盟即將成立,有興趣的大大們抽時間前往看看吧....
Korbin Lan發言於2008.07.21 09:25:22 AM
我在想,發展.3D晶片除了設備和工具之外,最重要的就是人才了吧!
目前台灣有足夠的人才來發展這個技術嗎?
還滿好奇的...

請問有任何人正在從事或者計劃投入3D晶片的工作嗎?
來簽個到吧!!
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 先進封測技術帶動新一代半導體自動化設備
» 揮別製程物理極限 半導體異質整合的創新與機遇
» 跨過半導體極限高牆 奈米片推動摩爾定律發展
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.149.24.145
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw