Cadence益華電腦與工業界16/32位元嵌入式RISC處理器解決方案的廠商–ARM（安謀國際），宣佈推出加入了Encounter RTL Compiler合成功能的更新版ARM-Cadence Encounter參考設計方法。這是ARM與Cadence益華電腦建立設計鏈合作關係的第一年中，所達成的一項重要的里程碑。透過這項最新的合作案，進一步顯示雙方致力於運用ARM的各項核心處理器，以提供其客戶更高的矽晶圓設計品質（Quality of Silicon），並讓矽晶圓設計鏈有最佳化的效果。

Cadence表示，更新版ARM-Cadence益華電腦參考設計方法，以Cadence Encounter數位IC平台為基礎，提供ARM的客戶完整的、以連接線為中心的RTL-to-GDSII 實行作業。在Encounter平台中整合了新一代的技術來進行以連接線為中心的設計，並採用RTL Compiler進行合成、用First Encounter進行矽晶圓虛擬原型設計、用NanoRoute進行訊號完整性繞線、用CeltIC及VoltageStorm來進行簽證用的訊號完整性作業。這個更新版的參考設計方法，可以讓客戶改善QoS、建立新的矽晶圓品質矩陣，並在完成連接線設計後評估其正確性。