複雜晶片設計的科技公司─新思科技（Synopsys）8日宣佈，Toshiba America Electronic Components（TAEC）已經採用新思科技的Physical Compiler作為其以佈局為基礎的遞交（Handoff）工具。TAEC已經運用Physical Compiler執行佈局遞交的流程，成功地為一重要的客戶完成兩顆複雜的系統單晶片設計．TAEC現在正將Physical Compiler納入他們的設計流程之中，同時也為他們特殊應用積體電路（ASIC）的客戶們，將Physical Compiler整合成為其設計套件的一部份。

新思科技表示，在傳統以“邏輯閘為唯一”（netlist-only）遞交資料的設計流程之中，為了達到時序收歛的目的，通常在ASIC客戶與ASIC供應廠商之間，需要好幾次費時且重複的資料傳遞．而在以Physical Compiler的佈局資料的遞交流程中，運用以佈局為基礎、精確的繞線延遲，可以同時完成邏輯合成與佈局的工作．這樣經過佈局後的邏輯資料結果，可以經歷最少次資料來回傳遞的過程，並且在繞線後快速地達成時序的收歛．

TAEC工程部資深副總裁，Jeff Berkman表示，「Toshiba持續地投入頂尖的科技，以維持其高度的競爭優勢，並滿足我們的客戶們對複雜設計的需求．藉由使用Physical Compiler佈局遞交的模式，以及採用客戶端的佈局資料，我們能夠大幅地減少設計資料重複傳遞的動作，並得以為一重要的客戶快速地完成兩個複雜的設計。同時，有鑑於如此令人印象深刻的結果，我們已經決定將Physical Compiler整合到我們內部以及ASIC客戶的設計流程之中。」

Toshiba LSI系統設計部門的總經理Takashi Yoshimori表示，「在高度競爭的網路晶片設計領域，產品能夠準時上市是一個重要的關鍵，藉由採用Physical Compiler的佈局資料遞交，TAEC能夠顯著地降低整體設計的時間週期。」

新思科技Physical Synthesis事業單位的資深副總裁暨總經理Sanjiv Kaul表示，「新思科技的Physical Compiler已經擁有關鍵性的技術，可以用來加速客戶設計的完成。而藉由幫助像TAEC這樣的合作伙伴，將Physical Compiler整合到他們的設計流程之中，我們也間接地幫助TAEC客戶的成功，身為ASIC的領導者，TAEC對Physical Compiler的背書，又是另一個客戶成功的案例，將新思科技的實體合成發展成為全世界多數領導廠商的設計標準。」