德州仪器(TI)日前公布65奈米半导体制程技术细节，它能让同等级的90奈米设计缩小一半，晶体管效能提升四成，也维持TI每隔两年就推出新一代制程技术的传统。TI新技术还能将闲置晶体管的泄漏功耗减少1,000倍，同时整合数亿颗晶体管以支持系统单芯片设计的模拟和数字功能。TI现已有4 Mbit SRAM内存测试数组功能，并计划在2005年第一季利用新制程试产无线组件。

TI表示，相较于TI认证合格的90奈米生产制程，新的65奈米CMOS制程可将晶体管密度加倍，并让TI取得领先优势，于明年初率先将65奈米的优点带给客户。除了功能大幅提升之外，TI还会将65奈米制程用于高整合度系统单芯片设计，目前TI正积极采取多项重要行动，以期在这些设计的功耗管理上取得业界领先地位。

随着多媒体和高阶数字消费性电子功能陆续被整合至无线手机等许多产品，低功耗设计已成为TI客户的关注重点，它们对电池供应电力，及现今复杂处理器所产生的热量非常敏感。TI针对这些问题所拟定的策略包括，推出SmartReflex动态电源管理技术，并将其用于65奈米制程的无线应用芯片。这项创新技术会随着用户需求不同自动调整电源供应电压，进而协助组件功耗控制，例如TI的OMAP应用处理器。采用SmartReflex技术后，电路速度会被紧密监测，以便将电压调整至适当值，使其既能满足效能需求，又不会影响系统效能；透过这种方式，无论工作频率为何，组件功耗都能降至最低，进而延长电池寿命，减少组件产生的热量。

太阳计算机 (Sun Microsystems) 表示，TI先进65奈米制程为他们奠定基础，使升阳能生产新世代64位处理器，以支持他们的Throughput Computing计划和UltraSPARCTM发展蓝图。除了单纯的运算效能外，功耗的重要性每年都在增加，TI已将这些创新功能用于电路层级和晶体管层级，帮助升阳率先在芯片和系统层级解决功耗问题。