全球硬盘驱动器芯片供货商ST，与全球领先的半导体设计软件厂商新思科技（Synopsys）共同宣布，进行串行ATA（SATA）的互操作性测试，该测试采用ST的90奈米多接口PHY（MIPHY）物理层接口宏单元，以及新思的DesignWare SATA主控制智能型IP核心。两家公司声称，互操作性测试将降低整合风险，加速设计人员在系统单芯片中整合SATA功能，从而加快上市时程。

ST与新思共同研发的SATA解决方案与当前的SATA整合规格2.5修订版完全兼容，并支持最新特性，如原生指令队列（NCQ）与3Gbps的操作速度。MIPHY测试芯片已经可以执行在6Gbps速度，两公司也已经为向新一代SATA与SAS标准的演进做好准备。

DesignWare核心SATA主控制器是一种高质量、经过验证的硅IP核心，专为SoC整合所设计。针对主接口与可配置PHY/link接口，这个IP使用通用的AHB?标准，可支持业界大多数的PHY。新思提供大量参数，能让IP依不同需求整合在系统中。透过调整这些参数，设计人员能优化闸数并减少整合时间。

今年初，ST发布了成功以90奈米制程生产MIPHY宏单元的消息，展示了杰出的抖动效能以及针对SATA控制器的关键系数。MIPHY是专为用于硬盘驱动器的系统单芯片（SoC）整合其他功能所设计，其支持多种标准的能力，可让硬盘制造商仅需建立并储存单一一种IC，就能控制操作在不同协议上的驱动器，从而降低成本。MIPHY支持Serial Attached SCSI（SAS）、光纤信道、PCI Express?与SATA等串行接口标准。MIPHY将进一步强化ST采用先进90奈米制程、经过验证的硅IP系列产品，目前这些产品均在法国的Crolles2厂生产。

MIPHY的功耗非常低，操作于3Gbps速度时少于150mW，大幅低于竞争对手的解决方案；而当操作于6Gbps速率时，功耗也仅有170mW。其抖动效能也非常优良，随机抖动测量少于2ps，而总抖动（随机＋定量）则少于50ps。抖动是一种在时序上不需变化的量测；而当速度增加，抖动的边限（margin）就愈小，而好的抖动效能是维持高传输效能的关键。

SATA是为了克服电子约速的速度限制，并改善平行ATA总线所设计。ST的物理层宏单元可执行高速数据的串行化（serialization）与反串行化（de-serialization）功能，并提供20位与10位宽的并行接口，以链接到链接层。它能执行任一主控端或设备端的作业，而且能在无需附加外部组件情况下直接驱动外部讯号。