Cadence益华计算机宣布已经对Virtuoso客制化设计平台进行优化，新增芯片整合流程，并搭配最新版的Virtuoso Chip Editor。结合这些解决方案之后，设计人员就可以从整个客制化的角度，而跨越模拟、客制数字、射频、内存/数组，以及数字标准组件（standard cell）等多个设计领域，进行全尺寸实体整合的作业。

Cadence益华计算机表示，与现有的客制化设计解决方案比较，这个新世代的Cadence技术可以让作业效能提高十倍以上。此外，这项产品还可以针对一般超过一百五十万个晶体管的先进混合讯号设计，让实体设计整合作业的时间，从一个月缩短为两个星期。

Cadence益华计算机的芯片整合流程和Virtuoso Chip Editor，可提供设计人员一个包含配置（floorplanning）、芯片完成（chip finishing）到第一次试产（tape-out）等作业的自动化实体设计整合解决方案，并藉此大幅提高生产效能和加快产品上市速度。Cadence益华计算机致力于与客户建立开放的合作关系，而最后推出这款新的芯片整合解决方案，是透过OpenAccess与Cadence益华计算机Encounter平台整合，建立起双向整合的作业流程。