半导体测试公司惠瑞捷推出可程序化接口矩阵（Programmable Interface Matrix），让采用V5000e进行工程、测试开发及除错作业的内存制造商也能具备矩阵（Matrix）的并行（Parallel）测试能力。V5000e搭配矩阵使用，可同时测试12个待测组件（DUT），能大幅提高整体的测试速度，同时减少作业人员介入的必要。

进入高阶制程后，设计的复杂度对设计良率、制程良率的影响越来越大，越来越少的厂商能独立承担如此庞大的资本投资。制程进步所带来的现象包括制造成本大幅降低、固定成本大幅增加、NRE（Non-Recurring Engineering；非重复性工程）费用增加、设计工具费用增加、IC设计难度增加。产品生命周期内总出货量所带来的长期利润，未必能弥补立即增加的巨额投资，减少测试时间也是降低芯片成本的方法。

随着产品的生命周期持续缩短，生产制造商也必须将测试开发时间缩到最短，在此同时，测试机台上所要测试的内存组件类型却愈来愈多样。为了因应测试所有组件的挑战，制造商在工程开发上需要的测试系统必须具备并行测试能力和足够的弹性。然而，在工程开发环境中使用整套的量产系统并不符合成本效益，通常也不可行。V5000e搭配矩阵可以克服这些挑战，同时缩短测试开发时间。

惠瑞捷内存测试解决方案事业部副总裁暨总经理Gayn Erickson表示，寻求特性量测或测试开发系统的内存制造商最好的选择就是花数百万美元，另外购置一套终程测试（final test）系统。但有了矩阵式接口，我们的V5000e用户就可以在测试开发和除错环境中拥有这些能力