账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
日月光与台积电携手
通过0.13微米铜制程低介电常数之焊线与覆晶封装认证

【CTIMES / SMARTAUTO ABC_1 报导】    2003年04月16日 星期三

浏览人次:【1585】

日月光半导体日前表示,该公司与台积电已开发0.13微米铜制程低介电常数为介电层材料之焊线封装及覆晶封装技术,并顺利完成台积电0.13微米铜制程低介电常数晶片所采用之高效能焊线封装BGA及覆晶封装FCBGA之认证程序。日月光指出,高速和低耗电量是决定晶片效能的重要因素,当晶线(chip wires)绝缘介质的介电常数值越低,电子讯号的传递速度则越快,而晶片的耗电量相应越低。因此,运用低介电常数的介电材料取代传统的二氧化矽,不仅能够使电子讯号更快速通过晶片内的互连点,加上以铜材料作互连结具备的低阻抗特性,更能显著提升IC的整体效能。

日月光副总经理唐和明表示,「这次与台积电共同研发成功,不但是双方在高阶制程技术上的一大突破,更象征日月光迈入另一个重要的里程碑,因为我们克服铜制程低介电常数晶圆在封装处理上的困难。藉由覆晶封装技术,铜制程低介电常数晶片的I/O焊垫可以分布在整个晶片表面,提供最佳的电路路径并减少讯号电感效应,进一步强化铜制程低介电常数晶片的效能。」

台积电行销副总经理胡正大表示,「透过低介电常数材质的制程,我们将协助客户做到增加晶片效能的同时,并有效降低其耗电量。这次台积电为这个新的制程成功认证日月光的焊线封装和覆晶封装模式,让我们能够为希望藉由低介电常数材质制程来提升晶片的传输速度和耗电量的客户,提供一个从晶片到元件的完整解决方案。」

關鍵字: 日月光半導體  台積電  一般逻辑组件 
相关新闻
新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计
Ansys、台积电和微软合作 提升矽光子元件模拟分析速度达10倍
台积电扩大与Ansys合作 整合AI技术加速3D-IC设计
矽光子产业联盟正式成立 将成半导体业『The Next Big Thing』
新思科技利用台积公司先进制程 加速新世代晶片创新
comments powered by Disqus
相关讨论
  相关文章
» 先进封测技术带动新一代半导体自动化设备
» 挥别制程物理极限 半导体异质整合的创新与机遇
» 跨过半导体极限高墙 奈米片推动摩尔定律发展
» 关於台积电的2奈米制程,我们该注意什麽?
» 灯塔工厂的关键技术与布局


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BP9EWNU2STACUKP
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw