全球可编程逻辑组件领导厂商-Xilinx(美商智霖公司)正式在台介绍配备有全数字型核心的全新CPLD解决方案CoolRunner-II RealDigital CPLD。CoolRunner-II CPLD不仅同时提供无须折衷的高效能与超低功率的绝佳组合，低廉的成本亦是完全符合现今系统设计业者日益成长的需求。CoolRunner-II系列架构的密度从32至512个宏电路元，可达到300MHz的效能，针脚间的延迟仅有3.5奈秒（ns），具有低于100 micro amp (

Xilinx美商智霖总裁暨执行长Wim Roelandts表示，「CoolRunner-II CPLD实现我们在单一组件中提供前所未有的效能与超低耗电的目标。Xilinx设计的CoolRunner-II CPLD不但能满足现今网络、电信、以及可携式系统设计业者持续成长的需求，同时也为可编程组件提供及时上市的优势，及远低于其它低功率组件的价格。」

该公司表示，就长期而言，全数字的设计模式提供的优点包括可扩充性、支持未来持续缩小的芯片规格与成本、提高组件密度与效能、以及降低耗电率等。

掌上型运算装置供货商HandEra公司硬件研发部副总裁Doug DeVries表示：「至今，CPLD供货商仍必须牺牲低耗电的特性方能达到高效能。CoolRunner-II将为市场上题供兼顾两大优势且具价格竞争力的产品。」

现今数字产品设计业者要求更高的效能以及整合度更高的半导体组件。CoolRunner-II CPLD提供各种先进的系统功能因应这方面的需求，其中包括可编程I/O功能、频率管理、设计防护机制、以及各种封装选项。

CoolRunner-II 先进I/O接口功能，完全支持各种系统联机机制，涵盖低功率消费性产品一直到尖端电信与网络设备。I/O解决方案包含物理层接口与各种通讯协议，能提升系统接口的传输带宽。CoolCLOCKO频率管理方案结合一组除频器与倍频器，分别负责降低流入的讯号频率以及倍增流出的讯号频率，以维持相同的效能水平同时降低内部耗电量。

由于现今电子产品市场充斥大量的应用系统，业者需要完善的设计保全机制。系统设计师需要防范其它竞争对手窥视其程序代码。CoolRunner-II提供的四层式设计保全设计，将数据深埋在装置的保护层底下，并分散至芯片中的各个角落，让外界无法侦测出设计内容。其一系列封装方案，支持各种不同的应用环境。设计人员可选择不同规格的芯片封装，支持各种可携式与要求小空间的应用装置，或是针对要求低成本的应用系统选择表面附着封装，以及针对高效能应用装置选择324针脚的BGA封装。CoolRunner-II 系列方案均获得Xilinx免费版ISE WebPACKO 与WebFITTERO因特网型设计软件的支持。Xilinx WebPACK软件让设计人员能免费取得搭配HDL与ABEL合成与仿真功能的全功能桌上平台解决方案。以因特网为基础的Xilinx WebFITTER设计软件亦可让设计师获得免费的CPLD设计调整工具，使用CoolRunner-II 与所有的Xilinx CPLD评估设计项目。除了免费下载的软件外，Xilinx亦提供4.1i版的整合软件环境(ISE)系列软件工具。

ISE 4.1i为的可编程逻辑研发系统，包含ProActive Timing Closure技术并整合多项支持先进逻辑设计的EDA工具。最初投产的XC2C64 (64组宏电路元)装置现已开始供货，其余五种密度规格的装置预计将于随后两季陆续推出。