一般认为IC设计需要充裕的时间与创新的技术。实际上，IC设计不容许有太多时间，技术也跟进步没太大关系，最后都是市场决定一切。

IC设计业能不能经得起市场的大风吹，现在正是关键时刻。

3月于美国加州Monterey所举办的电子高峰会（Electronics Summit 2007）上，IC设计业者依旧不约而同大声疾呼赶紧找出缩短上市时程（Time To Market）的解决方案。市场竞争实在太激烈了，令人喘不过气的压力完全反映在统计数据里。2006年全球前10大OEM厂商采购全球1/3、总价840亿美元的芯片，多数是产品周期只有6个月的手机、消费性电子与无线通信应用装置；其中1/5才能如愿上市，而上市产品中仅有1/10有机会突破百万销售量。

大环境急速地汰旧换新芯片产品，使得IC设计的上市时程也越来越紧迫，但57％的芯片设计在首次投片时却是失败的。IC设计业者经不起芯片研发无效退出市场的成本虚耗，如何降低NRE（Non-Recurring Engineering）便成为巩固利基的重要关键。此外行动数字多媒体产品讲究轻薄短小，芯片设计要满足市场开放、兼容和快速的需求，因此微细化设计的复杂度大大提高，动辄数百万美元线路设计与光罩的成本倍增，TAT（Turn Around Time）也要跟着压缩，如此才能确保芯片设计与投片过程一次成功。

为缩短上市时程，IC设计业者压力沉重，挑战也日益艰难。设计业者若一直外购高价成套的EDA或IP，不仅让成本雪上加霜，设计互操作性和开放度也不够；若租用EDA则条件不足缓不济急，且有泄漏IP的风险。因此，革新EDA工具以及扩充IP数据库，迫在眉睫。市场压力让革新EDA的呼声越来越强烈，因为5年来EDA产业的成长趋缓，已跟不上半导体产业快速适应市场的脚步。

为分散风险因应市场变迁，以往半导体产业IC设计、EDA、量产制程等领域专业分工的型态已经改变，彼此间正在相互大风吹搞平行整合。IC设计业者向晶圆代工厂直接购买EDA、寻求第三方厂商的IP资源、晶圆厂垂直整合IC设计、EDA厂商跨足IP领域等等现象，都是为了缩短TAT与NRE以降低成本。但这些措施只有少数资本雄厚的整合性IC设计大厂才有办法，新创或小型的IC设计业者，往往在被并购、退出市场或是倚赖私募基金周转应付的漩涡中力求生存。

市场因素更明显地影响奈米世代的IC设计技术。现在不是晶体管够不够的问题，而是IC设计的微细化趋势，迫使业者必须提升传输讯号、降低漏电流与功耗、以及强化设计可编程性的功能，才能满足市场对于IC设计开放、兼容与快速的技术要求。此外，IC设计系统也必须要有精确的架构定义，才能降低平行验证除错失误的风险，以符合内嵌式与多核心处理器的软硬件协同设计趋势。ESL（Electronic System Level）或是可程序化逻辑设计PLD（Programmable Logic Device）的应用逐渐风行草偃，其来有自。

这也是为什么现场可编程闸极数组FPGA（Field Programmable Gate Array）能重新获得IC设计业者关爱的眼神。拜奈米微细制程技术所赐，相同面积中的晶体管倍增，间接也让FPGA条件成熟，具备更多电路资源发挥可程序化与系统升级的特性。进入65奈米的FPGA的优势，在于可以编程、除错、再编程和重复操作；亦可在远程重新编写程序、利用网络将程序代码加载韧体；芯片组件能由设计者自行设定，或由第三方厂商在设计时间决定应用方式；在FPGA内使用的整合IP平台，不需重新设计光罩。

虽然如此，FPGA还是有大部分面积浪费在线路信号传递、电路密度宽松导致执行效率低、漏电流与静态功耗高与架构无法复杂化等问题。但由于FPGA能够缩短IC设计的TAT流程，设计灵活弹性亦胜过ASIC，不仅能降低NRE成本，以现成IC再利用嵌入式软件进行差异化的芯片设计方式，更能配合消费性电子跨国大厂用中低阶产品扩张新兴市场、从中降低风险的设计需求与营销策略。所以，FPGA的后势将仍持续看涨。

若纯粹究技术本身，FPGA到底不如ASIC，但上市时程不缩短，IC设计业者必定丧失获利机会。缩短上市时程并降低NRE，像是IC设计业者头上的紧箍咒；IC设计技术的优劣与否，已经全面深刻地受到市场的制约决定。也因此从思维与技术角度来看，IC设计业越来越像代工产业，何种技术具有治标或是治本的疗效，或许对于IC设计业来说，已不再那么重要了。因为，生存才是市场竞争下唯一的答案。