近十年來，積體電路不論是在晶片最高操作速度或是每顆晶片所整合之功能正以等比級數的速度成長。而高性能的積體電路也被廣泛地運用在高頻無線通訊及光纖通訊中。平行電腦，高解析圖形處理及網路骨幹等應用也都得利於近年來積體電路朝向便宜、密度高以及易使用趨勢。使這些應用不再是遙不可及的夢想。但此也意味著在同一個系統晶片內，所要面對介面電路和同步的問題也相對複雜。

鎖相的觀念在1930年代發明後，很快地被廣泛運用在電子和通訊領中，這些包含了記憶體、微處器、硬碟驅動裝置、射頻無線收發器和光纖收發器中。而單晶片鎖相迴路（PLL）更有助於發展高性能和低成本的電子系統。雖然在不同製程和應用中鎖相迴路的設計有相當的差異，但是它的基本觀念從那時發明後幾乎沒有改變過。[1,2]

鎖相迴路可視為一個輸出相位和輸入相位的回授系統。用以同步輸入參考訊號和回授後輸出信號。並讓其操作同樣的頻率。如(圖一)所示，簡單鎖相迴路[3,4]是由三個電路構成，分別為相位偵測器（Phase Detector）、迴路濾波器（Loop Filter）、壓控掁盪器（VCO）。
...
...