帳號：
密碼：
最新動態
產業快訊
CTIMES / 文章 /
為時脈應用選擇合適的PLL振盪器
 

【作者： Silicon Labs】   2014年10月24日 星期五
瀏覽人次：【11363】

前言

對於效能密集型應用（例如FPGA和乙太網PHY時脈）來說，評估和選擇合適的PLL振盪器，以最小化相位雜訊和抖動峰值是必要的。



...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
‧ 從定位應用到智慧醫療 藍牙持續擴大創新應用領域
‧ 實測藍牙Mesh 1.1性能更新
‧ Arduino結盟Silicon Labs深擁Matter協定
‧ 關鍵元件到位 智慧工廠邁步向前
‧ 對於8位元、32位元MCU的選擇
comments powered by Disqus
相關討論
  相關新聞
» 史丹佛教育科技峰會聚焦AI時代的學習體驗
» 土耳其推出首台自製量子電腦 邁入量子運算國家行列
» COP29聚焦早期預警系統 數位科技成關鍵
» MIPS：RISC-V具備開放性與靈活性 滿足ADAS運算高度需求
» 應材於新加坡舉行節能運算高峰會　推廣先進封裝創新合作模式


刊登廣告 ｜ 新聞信箱 ｜ 讀者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹 ｜  
︱ Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP609T1KSTACUKB
地址:台北數位產業園區（digiBlock Taipei） 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw