突破200奈米內連間距！imec攜手EV集團展示晶圓級異質接合技術

於本周舉行的2026年IEEE電子元件與技術會議（ECTC）上，比利時微電子研究中心（imec）攜手EV集團（EVG）共同發表一項發展穩健且產量高的晶圓級異質接合技術，成功在一款具備可佈線內連導線的測試元件上展示200奈米的銅內連墊片間距。

運用EVG的最先進晶圓接合設備，此次展示還達到創下超高的銅墊對準精度。imec與EVG希望進一步推進晶圓對晶圓異質接合技術的發展，協助開發邏輯對邏輯、記憶體對邏輯的多層堆疊，而這些應用案例需要超高的內連密度—如imec提出的CMOS 2.0微縮技術典範所預測。

參考這套CMOS 2.0微縮技術典範而設計的未來運算系統架構正在驅動晶圓級異質接合技術，朝向200奈米內連間距發展。運用CMOS 2.0的設計概念，系統單晶片（SoC）分成多層異質的功能元件層，並由3D內連技術重新連接這些元件層。根據不同的應用，CMOS 2.0預計會把系統單晶片的邏輯元件分為高驅動邏輯層與高密度邏輯層。這種邏輯對邏輯的多層堆疊需要極高的內連密度，只有最先進的晶圓級異質接合技術能實現這點。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載