隨著3C市場的需求及技術的演進,元件的大小必須由微米走向奈米的尺度(1~100奈米),以提供速度、耗電量、整合及密度等各方面的改進,特徵尺寸(Feature Size)如過去的0.25微米、0.18微米、0.13微米將進入90奈米,開始邁入奈米電子技術的新世代。國際半導體技術藍圖(International Technology Roadmap for Semiconductors;ITRS)預測在2004年90奈米將可導入生產線量產,但各國先進廠商均積極地邁入此新製程,例如Intel、IBM、TI、Toshiba、TSMC、UMC...等,更已在2003年展開90奈米製程量產佈局,以成為下一個市場的贏家,並積極地投入90奈米以下製程之研究,以預備下一個世代的來臨。
但當特徵尺寸繼續走向65奈米、45奈米及32奈米以下製程時,製程技術將邁入更艱難的領域,其所面臨的挑戰可分為傳統奈米電子微縮技術及新型結構技術。在傳統奈米電子微縮技術方面,除了65奈米以下微影技術的發展機會未明之外,因金屬連線線寬縮小所造成的電阻/電容時間延遲(RC Time Delay),需導入低介電材料,以降低內連線系統的訊號延遲時間。在新型結構技術方面,因高度積集的電晶體數量所造成之功率消耗,亦有利用絕緣層上覆矽(Silicon on Insulator;SOI)、應變矽(Strained-Si)等技術以達到微縮及提升效能等目的。