半个多世纪以来,为了达成类比世界与数位世界的转换、处理与记忆,各具特色的半导体厂商不断出现;为了让个别的功能达到极致,业者多方尝试开发技术,每年推出数以万计的新元件,因此电子产品的内部,往往可以见到数十至数百颗小晶片散布于几片电路板上。
如今,随着市场对轻、薄、短、小及高效能产品的需求增加,将更多功能整合在一颗晶片上已成为业者开发的要务。虽然半导体制程及封装技术不断突破,让系统单晶片(System on Chip, SoC)或系统化封装(System in Package, SiP)的发展露出曙光,但眼前仍有不少瓶颈尚待跨越。就SoC较严谨的定义上,应包含处理器核心、记忆体、控制逻辑、I/O及应用软体,如(图一)所示,本文即以记忆体这一必要的子系统为轴,一探晶片系统级设计的机会与挑战。
《图一 SoC基本架构示意图〈数据源:旺宏电子〉》 |
|
嵌入式记忆体市场现况
记忆体之产值在西元2000年到达最高峰,其后则有不同之发展。以Dataquest 之资料来看, DRAM在2000到2005之年复成长率约-16.5%,SRAM则为-1.1%,非挥发记忆体(Nonvolatile Memory)却持1.3%之正成长,主要原因乃拜通讯及手提产品大量成长所须之快闪记忆体所赐。
记忆体主要分为挥发性(Volatile),非挥发(Non Volatile)及其他三种。挥发性记忆体又分为动态随机存取记忆体(DRAM)及静态随机存取记忆体(SRAM)二种。非挥发性记忆体则分为Mask ROM、EPROM、EEPROM及快闪记忆体(Flash)。其他记忆体则如CAM(Content Addressable Memory),FIFO Memory及FRAM (Ferroelectric Memory)等。
其中SRAM因反应速度快,已是嵌入式系统中的标准快取记忆体,往往与处理器核心紧密的配置在一起。由于SRAM每个位元使用6个电晶体(transistor)组成,其存取时间虽短,但密度不易提升、制造成本也较高,因此不适合作为更关键的主记忆体系统。华邦电子副总经理王其国也指出,由于SRAM采逻辑元件制程,设计难度不高,因此并非当前记忆体系统设计的瓶颈所在。
至于嵌入式Flash,不论是市场应用或是技术开发上,都已有不少成功的案例。王其国表示,由于嵌入式Flash具有提高存取速度、降低功耗,并提升资料安全性等优势,加上技术上的可行性高,目前已有不少MCU将Flash整合在一起。旺宏电子系统整合晶片事业中心处长林恒沂也指出,不论是手机、PDA、数位相机或游戏机等,都是当前快速成长的数位产品,其共同点在于强调可携性,而嵌入式Flash正可满足此一需求,预期未来市场将呈现高度的成长。
相较之下,嵌入式DRAM的发展就显得较不乐观。王其国认为历史中早有明证,过去电脑绘图晶片即尝试过将DRAM整合入其中,以获得更高的处理效能,但后来仍然把两者分开来设计,原因在于开发成本过高,不易回收。环顾市场,除了Sony PS2游戏机因要求极高速的I/O而特别设计一款嵌入式DRAM的绘图晶片外,并未见到其他的成功案例,因此王其国并不看好此一市场的发展。此外,由于多晶片封装(Multi-Chip Package)及多晶片模组封装((Multi-chip module Package, MCM)等高阶封装技术不断突破,所提升的效能已可满足市场的需求。
更实用的系统化封装途径
的确,要达到系统整合的目的,并非只有唯一的路可走。林恒沂表示,单晶片确实能做到更小尺寸及更小功耗,并减少后段生产的整体成本,但当整合涉及不同的电路制程(如RF、类比、记忆体及逻辑各不相同),或技术(如0.18或0.13微米)时,为整合而投入的时间、人力、资金往往极为庞大,即使实验室阶段成功,并不保证可以量产,所以至今真正成功的SoC案例仍寥寥可数。请参考(图二)。
《图二 SoC面临复杂的制程技术〈数据源:旺宏电子〉》 |
|
因此林恒沂认为现阶段将不同制程、技术的晶片分开设计仍是较佳的方式,但为了达到效率及尺寸上的要求,业者开始重视SiP等封装技术的替代性选择。采用封装方式,将较容易整合不同技术的晶片(砷化镓、微机电元件、光电元件),而不受晶片的设计变更影响。其实SiP的发展源自MCP与MCM,前者是指多个裸晶片的封装,后者则包含一块电路或模组的封装,至于SiP,其观念上与MCM相当接近,但更强调在封装上具有完整的电路功能,不仅是多颗裸晶片的整合,同时可包含有被动元件、电子连接器、天线、电池等,具有更高度应用导向的特性。
《图三 采堆栈式多芯片封装的内存案例〈数据源:旺宏电子〉》 |
|
王其国即明确指出,MCP是华邦正极力发展的方向,以此方式,华邦将能以更快的速度整合该公司内部涵盖记忆体及逻辑IC的多样产品线,提供功能完整的系统封装晶片。华邦日前已推出一颗采MCP封装的数位相机影像处理器,包含64M DRAM、Flash和微控制器的不同单元,未来则会针对市场需求持续推出新的整合封装晶片。
其实MCP记忆体在手机的设计上已被广泛应用,目前Sharp将两颗Flash与两颗SRAM(1T及6T)堆叠封装在一起的技术,即已占手机记忆体四成以上的市场;分析师更指出,到了2005年时,可望有八成以上的手机采用MCP模式记忆体。据王其国剖析,另一手机记忆体主导大厂Intel原有意开发整合Flash的基频单晶片,现在也倾向以MCP方式整合DRAM及Flash,但由于两者的I/O方式并不一致,预料将遭遇整合上的困难。
然而MCP或MCM并非无往不利,除了界面接合(覆晶接合、焊线接合、卷带式接合、表面黏着等)的技术外,在封装前后的测试是另一重要的关键。由于是多片Die堆叠或并排封装,只要其中一片有瑕玼,将让整颗产品成为废物,因此在相互影响之下,良率自然下降,这样的风险并非高价值Die的供应商所愿担负的,因此如何在封装前即做到所谓的「已知良好晶粒」 (Known Good Die, KGD),成为系统化封装成功的基础。另外,由于各个Die的I/O介面特性不同,因此在某种程度上来看,MCP的开发与ASIC颇为相似,要做到最佳化也需要相当专业的技术能力。
市场法则决定一切
其实不论要采SoC或SiP的系统级设计,业者都得在「技术可行性」与「市场需求度」之间取得平衡点,因为羊毛毕竟出在羊身上,产品开发的目的在于获益,如果整合性晶片所刺激的销售成长可望大于开发成本,那技术即使再困难,也值得投入各种资源去克服。否则买几颗元件来组一组,还是最便宜省事的方法。
在PC市场即可看到一颗颗的元件功能不断地被南北桥晶片组所整合,而这一发展的动力正是市场的需求量大,整合成果不仅提高效能,更能降低产品售价,进一步刺激市场。另一明显的例子则是无线通讯,目前各家厂商纷纷将焦点放在这个市场,尤其是在手机的设计上,为了达到轻巧、省电等关键任务,整合性晶片的计画正无时无刻在进行着,不久后可望看到手机电路板上从近百颗降到RF、基频、记忆体等数颗不同制程的关键元件。
这种快速发展的整合趋势,对于台湾厂商可说是亦喜亦忧,堪忧的是,若只要几颗晶片即可设计出一只手机,而这些晶片完全掌握在外商手中,那台厂的加值优势就不再存在了;但所幸不论在技术、标准与应用面上,通讯市场的变化仍大,任何厂商想要寡占或独占并不容易,尤其当手机计画加入照相或PDA等功能时,国内厂商仍可找到不小的伸展空间。
以华邦来说,在上(8)月中的年度产品发表会中即宣布,重新定位后的华邦将以行动通讯为发展主轴,其中就加值型记忆体的发展策略上,将针对可携式手持装置提出完整的记忆体解决方案。对此,王其国明白表示,华邦看好嵌入式Flash的前景,目前也正从低中阶朝高阶产品发展;至于DRAM的部分,他认为嵌入式DRAM的优势不大,因此短期内不会涉足此领域,但为满足系统化的要求,他相信MCP等封装技术将扮演重要角色,而华邦也会加强这方面的设计能力,依客户需求提供KGD乃至于MCP的多样化产品与服务。
林恒沂也认为,目前嵌入式记忆体以Flash的技术较可行,应用性也较广,但由于半导体制程及封装技术不断在演进,两者之间既互补又竞争,未来的发展还要看市场的需求而定。他认为摩尔定律提出多时,一再地证明其正确性,而依此理论发展下去,单晶片的电脑终会问世。但即是单晶片电脑的时代来临,也不可能由一家公司掌握所有技术,因此各公司的设计合作是必然之路。林恒沂强调,旺宏的特色除了不断创新制程技术,拥有超越下一代、与Intel和AMD并驾齐驱的实力外,更是率先提供嵌入式Flash加值服务的公司,目前正与飞利浦等国际大厂共同开发高度系统整合的新产品。
结论
对于记忆体厂商来说,若能在系统级设计的新领域中提供加值性的产品及服务,将可相当程度摆脱Commodity市场无止境的波动,而与客户建立更密切的关系。但各项产品功能的整合与否,除了取决于技术的可行性与市场的需求度外,还有一个不可忽视的关键,即是厂商之间的权益关系该如何摆平。
若一系统目标的达成涉及多家厂商的产品、技术,这时由谁来主导开发?利益该如何分配?风险又该如何来承担?这些商业或法律上的问题,往往比技术问题更难搞定,这也是为何当前SoC、SiP成功案例多出于自身掌握完整技术的IDM大厂之手的原因,而国内的IC设计大厂,如威盛、联发科等,也倾向于自行开发或采并购手段来掌握技术,跨厂合作的案例仍不多见。
这对于台湾的IC设计发展相当不利,因过去以快速反应的长处,即使孤军作战仍能获利生存,但在系统级设计的要求下,反而可能因整合性不足,无力与IDM厂商再争长短。因此不论是记忆体或逻辑控制的国内设计商,有必要及早摸索出以IP或Die为基础的合作模式,并从合作中开创出更大的利润,乃至于自我的品牌空间。