随着制程技术的进步以及市场对整合性、小尺寸晶片的需求浮现，系统单晶片（SoC）在数年的发展中，已站稳其晶片设计主流的地位。 Gartner Dataquest副总裁兼首席分析师Bryan Lewis在会议中指出，目前SoC已进入第二代的产品架构，预计到了2010年时，第二代SoC将达300亿美元的产值，而且市场会掌握在大公司的手中。

相较于有些神秘的第一代SoC来说，Bryan对第二代SoC提出的定义是：它是一种混合性的功能晶片，包括混合性的产品类型和制程技术，其电路闸数极高、具有多重处理器核心，并使用多阶层的软体架构。在这个晶片中，又分为数个次级处理系统，由不同的处理器来控制；这些次系统中甚至有自己的作业系统、韧体和API。

在这个定义下，目前市场上有三个极成功的第二代SoC范例，分别是Philips的Nexperia、TI的OMAP和Panasonic的UniPhier。它们都符合上述的特性，也就是以多重次系统整合成为一个完整的系统，并以阶层式的嵌入式软体来驱动这些次系统；它们整合了多种加值性的IP，让设计上具有高度的可利用性，同时也能适需要为客户进行客制化的设计。

现在最大宗的SoC应用市场，自然是非手机莫属，但仍有不少其他的市场对SoC需求若渴，如储存、游戏机、显示器、绘图卡、汽车、PC/Notebook、宽频远端接取、数位音讯播放器、DVD等等，请参考(图一)。虽然市场看起来不小，但从这三大SoC平台的发展来看，投入的资金动?达1亿美元，技术上又得做到多核心、IP的可携性和软体的阶层性等层次，可见得进入的门槛相当高，而且还需要有好的电子系统级（ESL）设计工具的辅助才行。

《图一　SoC的潜在市场》

第二代SoC走向多核心处理器有其必要性，因为现在的应用功能愈来愈多元，多核心架构能把不同的工作分配给特定的处理器，其中可组态（configurable）处理器还能为个别工作做最佳化的加速设计；此外，透过平行处理能增加效能关键性（performance-critical）工作的速度，而透过时间分割（time-slicing）则能将多个低频宽的工作合并在一个处理器上做处理；最后，引进伺服器中的不停顿（redundant）架构，则能进一步提升晶片的稳定性。

很显然地，这是新的一波产业重组，有些业者将因此而成为市场上的赢家。 Lewis指出，有五类的公司将会随着第二代SoC的发展脱颖而出：

• (1)具有完整解决方案的大公司，如TI、Philips、IBM等；





• (2)处理器核心公司，如ARM、Tensilica、ARC等；





• (3)嵌入式软体公司，如新兴公司Ignios、Polycore，和主流公司Wind River、Microsoft等；





• (4)ESL设计工具供应商,如Mathworks,也可能包括CoWare、Synopsys;





• (5)提供与SiP相关的软体、晶型式SIP、封装的公司。

除了SoC外，另一与其竞争的技术则是系统级封装（SiP）。Bryan表示，两者优缺点互见，SoC适合要求高效能、高整合度和生命周期长、产量高的产品，不过，它的技术难度较高，需要投入的研发时间也较长；SiP则适合重视可调整弹性、上市时间压力大、要求混合不同的晶片技术（如记忆体、类比或数位功能）或混合制程技术（如Si、GaAs、SiGe）的产品，一般来说，SiP的成本较SoC为低，也较不会要求产量的规模，不过，在制造中仍会得克服良好裸晶（known good die；KGD）的良率问题，请参考(图二)。

《图二　SoC与SiP的设计考量要点》

以全面性创新突破障碍

同是谈晶片的设计趋势，IBM公司的策略联盟副总裁兼技术长Bernard S. Meyerson不只强调「系统」，更要求「全面性的创新设计」（Holistc innovative design），认为这是当晶片微缩摩尔定律出现脱轨窘境的此时，电子产业想要继续成长必须跨出的下一步。

Meyerson指出，微缩的法则一向是电子产业降低成本、提升效能的不二法门，不过，当尺寸小到今日的奈米阶段，已出现难以承受的电路闸泄露等问题，系统又要求以更高电压来达到更快效能，这就造成电力密度大幅的跃升。

此外，在微小化的情况下，由于原子的大小不变，制程中只要出现了一个原子的缺陷，就可以造成比平均值大上十至一百倍的本地电流泄露，而这种非分析性行为（non-statistical behavior）现在已是高阶设计的普遍性问题了。除非开发者具有电路模拟的最佳技术及工具，否则将难以针对此类电路进行有效率的产品设计。

Meyerson说：「过去，Bipolar曾是主要的制程技术，不过，当其耗电议题发展到了极限时，在90年代初期转向了CMOS制程。现在同样的状况又发生在CMOS身上，不过业界还没有立即可行的替代方案。」

在此情况下，要让这个产业继续以快速的脚步成长，就得寻求其他的途径。 Meyerson认为，目前业界在晶片设计的重点上，出现了很大的转折，在2003年以前，制程的微缩法则是提升效能、降低成本的主要驱动力；最大的限制是晶片的效能，因此业者以处理器效能的提升为竞争重点；在这个阶段，晶片的行为是可分析的。

到了2005年时，晶片设计的重点开始转移。微缩性仍是降低成本的关键，不过，要提升效能就得靠创新的技术；设计上的最大限制由效能转为耗电，因此更着重于待机电力的管理；在此阶段，晶片中有许多行为已变成不易分析了。

就设计的层次上，又可以分为系统级（System level）、晶片级（chip level）和处理器。今日在系统级的设计上，除了考量既有的应用软体、韧体及作业系统外，也得考虑hypervisor和丛集管理；晶片级则需考虑多核心、嵌入式记忆体、加速器、电力/可调性hook、互连性、交换网路等等，如(图三)所示。

《图三 重微缩驱动转向整合驱动的设计趋势》

以IBM的Power处理器为例做说明，指出今日的Power 5已具备以下功能：

• ●微分割（micro-partitioning）；





• ●虚拟储存、虚拟乙太网路；





• ●同步多工绪；





• ●动态韧体升级；





• ●强化的延展性；





• ●更高的传输效能；





• ●强化的储存次系统；





• ●分散式交换器；

而下一代的Power 6不仅在效能上将可达到4～5GHz，并采用了创新的技术，如采缓冲式H时脉树（buffered H clock tree）作法、传送线分散（transmission line distribution）、高速资料快取，以及低功率／低延迟静态电路等等。

Meyerson表示，摩尔定律让产品更便宜，但要跨越障碍，只有靠创新技术才行得通。他所说的创新技术不仅是指材料、架构和制程，还包括从原子到软体的全面性创新设计，也就是从材料、产品、电路、核心、晶片、系统架构、系统资产到系统软体，都要同步做到最佳化才行。

在预见这种不连续性终将发生，IBM早在八年前即投入Strained Silicon的开发，从最基础的材料特性中去掌握这项号称下一代CMOS的技术。此外，Meyerson指出，未来在设计上的变数会不断增加，为了降低设计上的风险，可制造性设计（Design for manufacturability；DFM）的工具也会愈来愈重要。

＠大标:结语

从上述的分析中可以看出，电子产业的晶片设计又处于一个新的转折点。过去，在晶片中加入处理器核心已是属于极高阶的系统级产品了，但到了今日，一个核心已不够看，下一代的SoC中将会是多核心的系统，而处理架构就如同具体而微的丛集电脑一般，软体的地位也会愈形重要。

在摩尔定律面临失效的情况下，业者仍得戮力寻求效能与功能上的突破之道。 IBM提出的是从材料、架构、晶片到制程的「全面性创新」，不过，能全盘掌握的业者毕竟有限。因此，如Meyerson所说的：「创新很花钱，不过，影响技术进展的更大因素，在于合作。」要推动今日的产品发展，除了成本，更重要的如何将有用的IP能够整合在一起。因此需要营造全球化的技术生态系统，与各领域的专精业者共同建立一套坚实的创新网路。