账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
SoC系统级设计方法
 

【作者: 誠君】2004年02月05日 星期四

浏览人次:【5015】

嵌入式硬件和软件设计工具的优缺点,通常建立在设计者对于IP能否有完整的掌握度和能见度,以及在开始设计的时候,这些IP是否能够被完整的取得。本文将探讨SoC的系统模型是如何设计和如何提供附加价值给软件开发者,并提供早期的虚拟原型(prototype),使IP更弹性的嵌入到设计工具中。


系统层级设计和模型

自从半导体理论上可以将整个系统整合到单一模型之中时,IP设计公司已经达到平台式设计的一个新纪元,并且鼓吹此种设计趋势多年。但迄今为何尚未见到以平台为基础设计IP的大流行呢?其关键就在于平台的范围不够大。现阶段只有包括系统层级的设计(system-level design;SLD),这包括:RTL硬件定义、BUS架构、电源管理策略、设备驱动器、操作系统通讯端口和应用软件。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
轻松有趣地提高安全性:SoC元件协助人们保持健康
仿真和原型难度遽增 Xilinx催生世界最大FPGA
SmartBond元件增加蓝牙网状网路支援能力
我们能否为异质整合而感谢亚里士多德?
关注次世代嵌入式记忆体技术的时候到了
comments powered by Disqus
相关讨论
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BF9CFIBKSTACUK5
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw