有三种可程式技术的问世,对当今工程师研发电子产品的模式影响重大;依问世时间先后排列,这三种技术分别为:微处理器(Microprocessor Unit;MPU)与微控制器(Microcontroller Unit;MCU) 、可程式逻辑以及可程式类比阵列。每种技术的可程式能力,皆为设计业者在建构电路方面提供更进一步的弹性与整合度。
上述可程式技术中最早诞生的是微处理器与微控制器,至今已超过30年之久,这些元件为设计人员提供了充裕的弹性,硬体与软体的结合也可分割研发时所面临的问题;以往分割技术仅在大型电脑才能见到,这种分割技术不仅让设计人员以更快的研发时间设计出更简化、成本更低的解决方案,亦让设计人员能在未来的专案中重复使用过去的设计内容;而过去不可能开发出的产品,现在都能利用这些新技术建置完成。
可程式逻辑阵列的问世,则让设计人员能轻易地将复杂的数位逻辑加入其系统中。整合过程中不需使用大量的低整合度逻辑元件,这类元件是以往建置作业的标准配备。随着弹性与整合度持续增加,研发时间得以缩短,设计的复杂度亦随之提高。最新版的可程式逻辑元件,包括复杂型可程式逻辑元件(Complex Programmable Logic Devices;CPLD)以及更进一步提高整合度的场域可程式闸阵列(Field Programmable Gate Arrays;FPGA)。
可程式逻辑阵列已问市数年,但直到最近才获得业界广泛采用,主要是因业界发展出更完整的研发工具以及推出现场可程式版本。其中FPGA为设计人员在分割类比设计方案方面提供相同等级的弹性,但其可程式能力让设计人员不需再进行以往必须的电路设计(masking)步骤。
这些元件类型能解决包含处理器核心、数位逻辑、或是类比逻辑等系统元素的应用问题。例如,主要由数位逻辑构成的电路,最能从可程式逻辑元件获得利益,但一套设计若大部份采用类比系统元素,就无法从相同的元件获得利益。
新型可程式元件PSoC
许多市面上的系统将因为整合系统元素成单一元件,而获得更多优势。最新的设计趋势是系统单晶片(SoC),反映设计人员希望由单一元件结合所有上述元件。根据客户的应用需求研发出一套单一化SoC能让设计人员获得最高的弹性。
单一化SoC有两项缺点:较高的非重置开发(Non-Recurring Engineering;NRE)费用,以及从概念到生产阶段耗费较长的研发时间。称为可程式化单晶片系统(Programmable System on Chip;PSoC)的新型可程式元件,结合这些传统型元件的优点,如(图一)所示,为许多实际应用提供平衡各方优点的解决方案。
《图一 结合三大传统型元件优点的PSoC》 |
PSoC元件内含可程式逻辑区块以及一个处理器核心。这些元件结合后能提供传统SoC的单一化优点,同时能避免NRE以及前置研发时间等方面的缺点。它们属于使用者程式的元件,研发人员可利用自己电脑中的各种研发工具自行设定系统组态。这些功能对于嵌入型产品市场而言特别具有优势,研发人员通常须在有限的成本范围内,研发出结合所有系统元件的产品。
PSoC 架构
PSoC架构的底层为类比与数位逻辑区块(称为PSoC区块),让使用者能建立各种功能。在设计PSoC系列产品时最重要的步骤之一,就是在元件成本以及数位与类比阵列建置弹性之间取得最佳的平衡点。若数位与类比阵列的架构过于一般(generic),元件虽能达到较高的弹性,但昂贵的成本往往让市场无法接受。最佳的架构反映类比与数位阵列间的平衡点,能提供较高的弹性并满足成本方面的要求。
数位型PLC区块
每个数位PSoC区块皆拥有一组8位元的资源。使用者可设定一组数位PSoC区块配备多项8位元功能。若要达到更宽位元的数位功能,可将区块串联(例如两组区块可串联成一组16位元计时器,或将三组区块串联成一组24位元计时器)。数位区块可建置出各种通讯功能,例如像通用型非同步收发器 (Universal Asynchronous Receiver Transmitter;UART)、序列周边介面 (Serial Peripheral Interface;SPI)、以及红外线通讯等。数位区块并非在逻辑闸层级进行编程,而是在功能层级上进行设定。它们无法建置纯粹的随机数位逻辑,但可透过许多组态建置各种数位功能。
类比型PSoC区块
类比型PSoC区块以程式化运算放大器 (programmable Operational Amplifier)为基础。类比PSoC区块分为三类,每种区块在程式化运算放大器的回授路径(feedback path)上采用不同的电路元件配置模式。其中一种属于连续的时序设计,在回授路径上配置一组可程式电阻阵列(programmable resistor matrix)。 (图二)显示连续时序区块的元件图,程式化运算放大器以及多组类比多工器为区块内的讯号路线提供多种选择。这类类比PSoC区块有较高的输入阻抗,可用来建立可程式放大或衰减放大器、滤波器、以及类比型比较器。
《图二 持续时序区块》 |
另外两种类比PSoC区块在回授路径上配置交换型电容器阵列 (switched capacitor array)。两种区块在回授路径的配置拓扑上有些微的差异,两种交换型电容PSoC区块可构成一组bi-quad滤波器。这些PSoC区块亦支援连续近似型(Successive Approximation style) 类比数位转换器(analog to digital converter,ADC)、Delta-Sigma类比数位转换器、以及Capacitor 数位至类比转换器(digital to analog converter,DACs) 。 (图二)显示交换型电容PSoC区块的配置图。
《图三 交换型电容PSoC区块图》 |
研发流程与研发工具
将数位与类比PSoC区块转换成各种有用的功能,不再是项繁琐的工作,而研发工具的支援则是简化转换过程的关键。因此,PSoC 系列元件搭配有一系列 「使用者模组」协助业者设定元件的组态。使用者模组是预先开发、预先测试的PSoC 区块组态,专为各种特殊功能所设计。典型的数位使用者模组就是16位元脉波频宽调变器 (Pulse Width Modulators;PWM),最常见的类比使用者模组为12位元递增型ADC。这些使用者模组让业者专注于设计出最佳的元件组态,由各种研发工具负责处理实际的暂存器位元设定(actual register bit settings),以建置出所要求的元件组态。
类比与数位讯号亦获得更多的可程式路由资源,设计人员能在各个使用者模组之间设计各种互连路径。由于使用者能在程式的控制下选择不同的数位与类比互连路径,让PSoC架构与以往的可程式技术有所区隔。设计人员可在元件中建立整套讯号回路,其中包括将由感测器传至晶片的讯号加以放大后,再馈送至滤波器滤除杂讯,之后再馈送至ADC转换成数位讯号。
PSoC 架构亦能在程式执行的不同阶段针对类比与数位PSoC 区块进行重组。因此,使用者可运用两组数位PSoC 区块建立一套UART,并在下个时序阶段重新设定成两组8位元计时器,或是在另一阶段重组成一组16位元虚拟随机序列产生器。这种功能称为 「动态重组」,让使用者能重复使用类比与数位区块资源,提高可用资源的使用效率。
结论
上述讨论的每项旧型可程式技术对于电子产业皆带来重大的影响。影响层面包括提高设计人员的生产力,以及让设计人员研发出以往不可能实现的产品。 PSoC是历史自然延伸的结果 - 结合每种技术的最佳属性。这项技术已对市场形成类似的影响,让设计人员发挥更多元化的创意。
(作者为Cypress 策略行销总监)