账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
解决FPGA I/O针脚配置的挑战
高密度FPGA设计应用专栏(2)

【作者: Brian Jackson】2008年10月09日 星期四

浏览人次:【8171】

设计人员在把大型FPGA元件整合至PCB时,所面临的主要挑战之一就是I/O针脚配置。基于越来越多的因素,许多设计人员发现定义大型FPGA元件I/O针脚的组态或「针脚输出(pinout)」,以及先进的BGA封装的程序,已变得日趋困难。但若将聪明的I/O规划与各种新工具结合在一起,就可以排除让您头痛的针脚输出程序。


从FPGA到PCB之间定义I/O针脚输出的工作,是决定设计成败的一项重大挑战。设计人员必须从FPGA与PCB的角度来平衡各项需求,并为此两个元件进行平行设计。若过早针对PCB或FPGA最佳化针脚配置,可能会在另一方面产生设计问题。


设计人员必须能预想PCB配置与FPGA实体元件的针脚,以及内部的FPGA I/O焊垫配置与其它相关资源,以了解针脚配置选择会产生的结果。然而,到目前为止,仍未有单一工具或方法能一次解决所有协同设计的问题。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
AI伺服器驱动PCB材料与技术革新
PCB智慧制造布局全球
台湾AI关键元件的发展现况与布局
FPGA开启下一个AI应用创新时代
【PCIe 5.0】性能优越的决定性关键PCB材料选择
comments powered by Disqus
相关讨论
  相关新闻
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求
» 新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计
» 恩智浦提供即用型软体工具 跨处理器扩展边缘AI功能
» AMD携手合作夥伴扩展AI解决方案 全方位强化AI策略布局


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BA4RW4A8STACUKT
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw