设计人员在把大型FPGA元件整合至PCB时,所面临的主要挑战之一就是I/O针脚配置。基于越来越多的因素,许多设计人员发现定义大型FPGA元件I/O针脚的组态或「针脚输出(pinout)」,以及先进的BGA封装的程序,已变得日趋困难。但若将聪明的I/O规划与各种新工具结合在一起,就可以排除让您头痛的针脚输出程序。
从FPGA到PCB之间定义I/O针脚输出的工作,是决定设计成败的一项重大挑战。设计人员必须从FPGA与PCB的角度来平衡各项需求,并为此两个元件进行平行设计。若过早针对PCB或FPGA最佳化针脚配置,可能会在另一方面产生设计问题。
设计人员必须能预想PCB配置与FPGA实体元件的针脚,以及内部的FPGA I/O焊垫配置与其它相关资源,以了解针脚配置选择会产生的结果。然而,到目前为止,仍未有单一工具或方法能一次解决所有协同设计的问题。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10/ごとに 30 日間 |
5//ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
20/ごとに 30 日間 |
付费下载 |