账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
数位延迟锁相回路介绍
系统晶片设计专栏(4)

【作者: 陳信樹】2007年03月30日 星期五

浏览人次:【12801】

随着制程技术越来越先进,数位系统电路的操作速度变的越来越快,整合在同一晶片内的电路也越来越多。因此,每个电路间的同步变的相当重要,尤其是在高速的系统中,时脉偏移(clock skew)将是一个决定系统性能优劣的重要因素。


时脉偏移是由于信号经过不同路径所造成的延迟不同所形成,且时脉偏移受制程、电压、温度、负载的变异(PVTL effect)影响,而锁相回路(PLL)和延迟锁相回路(DLL)已经被广泛地应用在消除时脉偏移,而且若是不需要频率合成的功能,延迟锁相回路较常使用,这是由于他本身在抖动(jitter)、稳定度方面表现的比锁相回路(PLL)好。


延迟锁相回路在很多应用上已经被使用,像是同步动态记忆体(SDRAM)、类比数位转换器(ADC)、数位信号处理器(DSP)等,这些需要时脉操作的电路,都可以用延迟锁相回路来提供一个稳定的系统时脉,让电路可以达到预期的性能。而本文主要针对数位延迟锁相回路作一个简单的介绍,读者可以透过本文,对数位延迟锁相回路有一个粗略的认识。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
矢志成为IC设计界的建筑师
系统晶片ESL开发工具之发展现况
推动SaC的ESL工具发展现况
comments powered by Disqus
相关讨论
  相关新闻
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求
» 新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计
» 恩智浦提供即用型软体工具 跨处理器扩展边缘AI功能
» AMD携手合作夥伴扩展AI解决方案 全方位强化AI策略布局


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B91QSQY0STACUKJ
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw