账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
晶片设计技术的再升级
 

【作者: 誠君】2002年04月05日 星期五

浏览人次:【7073】

系统单晶片(SOC)已经是晶片设计业者的下一波成长动力。可是随着晶片设计尺寸的不断缩小,对实体和逻辑设计的管理变得越来越困难。一个分层的、基于模组的设计流程有助于设计管理,并可使需求规划和模组层的协同设计成为可能,本文介绍一种使ASIC设计人员和半导体厂商间可以密切合作,从而加速SOC开发的设计方法。


为了满足时序要求,系统单晶片的设计人员需要利用多种设计方法、流程和工具。现在的实体合成工具能够处理从RTL到GDSII的模组级时序收敛问题。不过,IC设计人员面临的新挑战出现在晶片级(chip level),包括多供电电压支援、多个软模组的分层整合、分层信号与设计完整性,还有时间延迟预估问题。由于许多功能模组和内核都是在晶片级整合的,因此板级(board level)问题会遗留给晶片级,这是不可避免的。下一代工具必须处理这些晶片级的问题,以确保SOC设计能经过最少的重覆设计回圈,以快速完成。


晶片开发程序
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
轻松有趣地提高安全性:SoC元件协助人们保持健康
仿真和原型难度遽增 Xilinx催生世界最大FPGA
SmartBond元件增加蓝牙网状网路支援能力
我们能否为异质整合而感谢亚里士多德?
关注次世代嵌入式记忆体技术的时候到了
comments powered by Disqus
相关讨论
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8C1C6AA0WSTACUK9
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw