账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
射频CMOS集成电路的发展趋势
将CMOS射频电路整合至SoC中,早就已经是国外芯片大厂的研发目标了。

【作者: 丹尼爾】2006年04月01日 星期六

浏览人次:【4903】

其一是,对一颗晶圆而言,最大的频率偏移可高达±20%。所以,必须要有额外的数字校正电路来补偿这些差距。因此,设计成本会增加。


其二是,泄漏(leakage)电流。这不只包括常见的「次临界信道泄漏问题(sub-threshold channel leakage)」(温度变化是其主因),在先进的制程中,还要考虑到逻辑闸的泄漏和二极管的泄漏问题。目前避免此一问题的方法是采用PSP模型。


对设计射频集成电路而言,建模(modelling)是一道很重要的步骤。射频建模是有别于模拟建模和数字建模的,而且,射频与模拟建模要比数字建模复杂许多。要尽量接近「临界值」,如此才是设计射频电路成功的关键,而建模就是为了仿真「临界值」。通常,这正是数字逻辑电路设计者经常忽略的地方。此外,也要对「闪烁噪声(flicker noise)」和「白噪声(white noise)」建模。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
积层制造链结生成式AI
中国人工智慧发展概况分析
VSAT提高卫星通讯灵活性 驱动全球化连接与数位转型
外骨骼机器人技术助力 智慧行动辅具开创新局
「冷融合」技术:无污染核能的新希???
comments powered by Disqus
相关讨论
  相关新闻
» 中台湾创新园区深度节能有成 首获台湾最高级近零碳建筑认证
» 台湾电子零组件将从去中化加速美国化 IEK预估2025年总产值成长7.5%
» 贝佐斯、三星注资 AI 晶片新创Tenstorrent七亿美元
» 2024年Micro LED晶片营收将达到3880万美元 大型显示为应用
» 美国加强对中国晶片出囗限制 波及140 家中企


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8C53DO36QSTACUK7
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw