不同类型的电路有不同的测试方式,例如说逻辑电路是以扫瞄架构(Scan)与自动测试向量(Automatic Test Pattern Generation;ATPG)为主,而类比/混合讯号电路则多半是测量其功能与参数是否符合规格,记忆体则是以输入测试演算法,由机台自行产生测试图样的方式。因此,若以传统的测试方式来进行系统晶片测试的话,需要同时使用逻辑测试机台、类比/混合讯号测试机台及记忆体测试机台等,或者是选用同时具有上述几种机台能力的系统晶片测试机台。这对于测试成本来说,相当不划算。如何运用可测试设计技术来降低系统晶片的测试复杂度,使用最便宜的测试机台与最短的测试时间,来完成系统晶片的测试,遂成为测试方面的研究主题之一。