消費者永遠都喜歡可攜式裝置中的新功能，而且顯然對於延長電池續航力的期待一直都沒有改變，其結果便是使系統與SoC（系統單晶片）設計小組必須面對新增功能，同時還要維持高電池續航力的挑戰。此時便需要應用新的省電技術，例如電壓調整（voltage scaling），來維持高電池續航力，同時新增系統功能。在SoC設計中，可以透過使用開放迴路（動態）與封閉迴路（調整式）電壓控制策略的頻率與電壓調整來達到降低耗電量的目標。

頻率與電壓調整

運算系統會即時執行工作。當系統負荷高時，便需要最高頻率的運作；當系統負荷低時，便可以在較低的頻率運作。頻率調整乃是降低執行時期耗電量的一個有效的方式，電壓調整與頻率調整可顯著地降低耗電量及提高能源效率。動態電壓調整（DVS）乃是藉由在開放迴路電壓控制系統中採用頻率與電壓配對（pair）而達成的。而調整式電壓調節（AVS）則是不需使用頻率與電壓配對，同時還能提供額外省電能力的封閉迴路電壓控制系統來達成的。

CMOS數位系統的耗電量

CMOS數位系統的耗電量為切換（動態）電源與漏電流的總和：

《公式一》

公式中的C代表數位系統中的切換電容，V為電源供應電壓，F為切換的時脈頻率，A為切換的活動因素而Ileakage則是漏電電流。

開放迴路動態電壓調整（DVS）

(圖一)是一套DVS系統圖示。當系統在低於最高頻率下運作時，頻率便會降低，而電壓也就會跟著降低。透過DVS系統，每個運作頻率所使用的電源供應電壓，為所有矽處理程序與溫度變化上所需要的最壞情況數值。在降低的頻率下運作時，耗電量便會顯著降低，因為F與V2 的電源方程式降低了。在最高頻率情況下運作時，DVS並無法在固定電壓上提供省電能力。

《圖一　開放迴路DVS區塊圖》

封閉迴路調整式電壓調節（AVS）

(圖二)為一套封閉迴路AVS系統圖示，由含有整合式的硬體效能監視器（HPM）的先進電源控制器（APC）與電源管理單元（PMU）組成。APC是使用開放標準的PowerWise介面（PowerWise Interface；PWI）來與PMU連接。這些元件會視不同的時脈頻率、溫度與晶片程序情況來為運作提供最小供應電壓。 封閉迴路AVS系統是使用內建於調整的電壓區域中的HPM來監視晶片效能及提供關閉可變式電壓系統控制迴路的機制。由於HPM是位於與它所監視的運算系統相同的矽晶片（silicon）中，因此它便可以為晶片程序與溫度做補償。

《圖二　封閉迴路AVS區塊圖》

APC會處理來自HPM的資訊，並判斷是否需要調整電壓；電壓調整指令則會透過PWI傳送給PMU。ASIC設計為產生慢時序的晶片程序在最高溫度情況下運作做了準備。典型的運作溫度與矽晶片效能會導致產生電壓餘裕（voltage headroom）。AVS系統會偵測到這個餘裕（headroom）並調整電壓在所有運作頻率中提供最小操作電源。

降低SoC電源

(圖三)中的測試晶片是建置在一個標準的0.18微米CMOS製程上。處理器（ARM7 TDMI-S）與周邊設備邏輯會到得在1.8V至1.2V之間變化的電壓，而類比迴路與時脈產生邏輯則會獲得1.8V的固定電壓供應。HPM則會與模擬完全整合的APC、PWI與PMU封閉迴路系統的分離式電壓系統通訊。

《圖三　0.18微米測試晶片的晶粒佈局繪圖》

(圖四)為測試晶片上調節電壓區域中的耗電量比較。此典型效能矽測試晶片在AVS於固定的1.8V電源供應情況下測得的省電幅度，在80MHz時為45％、在48MHz時為63％，以及在6MHz時為81％。

《圖四　電源測量：含有固定電壓與AVS的180nm測試晶片》

@PowerWise AVS的優點

(圖五)中顯示的模擬耗電量包括了固定電壓、開放迴路DVS與封閉迴路AVS電壓供應系統。此模擬作業為含有96MHz、慢速模擬模型與120℃接面溫度的與DVS電壓供應採用了±10％的調整方式。這些條件代表了ASIC樣式設計的一般靜態時序分析條件。

《圖五　模擬的電源：含有AVS、2-step DVS與固定電源供應電壓的130nm設計》

DVS資料代表了一個兩層的電壓供應系統。在頻率高於70MHz時，會套用1.2V的電源供應電壓，而在頻率低於70MHz時，則會套用0.9V的電源供應電壓。AVS的電源供應電壓為在模擬的設計中發生的時序故障（timing failure）加上適當的餘裕考量（margin considering）HPM精確度的電壓。

在已調整的頻率上運作時，是藉由DVS與AVS來於固定電壓系統上達到降低電源的目標。另外AVS還可在所有操作電壓上提供降低電源的額外好處。在設計目標頻率上達到的省電效果，這是因為在使用慢速矽晶片時在最高頻率及最高接面溫度上的封閉時序的設計需求而產生的。

結論

耗電量與能源效率乃是系統設計上的關鍵考量因素。DVS或AVS在系統設計中的應用，提供了可在電壓固定系統上達到顯著省電的好處。當系統在低於最高設計頻率的頻率上運作時，DVS便提供了可在已調整頻率的系統上達到省電與節省能源的好處。AVS提供了在頻率固定系統以及可變的頻率的系統上達到省電與節省能源效果的好處。PowerWise調整式電壓調節技術可在SoC設計中、在所有運作頻率上，包括設計目標最高頻率，達到顯著的電源降低效果。（作者為美國國家半導體公司電源市場部資深應用工程師）