雖然印刷電路板（PCB）佈線在高速電路中具有關鍵的作用，但它往往只是電路設計過程的最後幾個步驟之一。高速PCB佈線有很多方面的問題，關於這個主題已有大量的文獻可供參考。本文主要從實踐的角度來探討高速電路的佈線問題，主要目的在於幫助新用戶當進行設計高速電路PCB佈線時，能注意到需要考慮的多種不同問題。另一個目的是為已經有一段時間沒接觸PCB佈線的客戶提供一種復習資料。受限於文章版面，本文不可能詳細地論述所有的問題，但是文中將討論對提高電路性能、縮短設計時間與節省修改時間等具有最大成效的關鍵部分。
雖然本文主要針對與高速運算放大器有關的電路，但是文中所討論的問題和方法對用於大多數其他高速類比電路的佈線是普遍適用的。當運算放大器工作在很高的射頻（RF）頻段時，電路的性能很大程度上取決於PCB佈線。圖紙上看起來很好的高性能電路設計，如果由於佈線時粗心馬虎受到影響，最後只能得到普通的性能。因此在整個佈線過程中預先考慮並注意重要的細節會有助於確保預期的電路性能。
原理圖
儘管良好的原理圖不能保證有好的佈線，但是好的佈線卻是始於良好的原理圖。在繪製原理圖時要深思熟慮，並且必須考慮整個電路的訊號走向。如果在原理圖中從左到右具有正常穩定的訊號流，那麼在PCB上也應具有同樣好的訊號流。在原理圖上盡可能多給出有用的資訊。如此就算有些問題電路設計工程師無法解決，客戶也可以尋求其他管道幫助解決電路的問題。
除了普通的參考識別字、功耗和誤差容許範圍外，原理圖中還應該給出哪些資訊呢？下文將提供一些建議，可以將普通的原理圖變成最佳的原理圖。加入波形、有關外殼的機械資訊、印製線長度、空白區；標明哪些元件需要置於PCB上面；給出調整資訊、元件取值範圍、散熱資訊、控制阻抗印製線、注釋、扼要的電路動作描述以及其他資訊等。
誰都別信
如果不是自行設計佈線，一定要留出充裕的時間仔細檢查佈線人的設計。很小的預防可以抵得上一百倍的補救。不要指望佈線的人能理解設計者的想法。在佈線設計過程的初期意見和指導是最重要的。能提供的資訊越多，並且整個佈線過程中介入的越多，結果得到的PCB就會越好。給佈線設計工程師設置一個暫定的完成點，按照所想要的佈線進展報告快速檢查。這種閉合環路方法可以防止佈線誤入歧途，進而讓重新設計的可能性降至最低。
需要給佈線工程師的指示包括：電路功能的簡短描述，標明輸入和輸出位置的PCB略圖，PCB層疊資訊（例如，板子有多厚，有多少層，各訊號層和接地平面的詳細資訊：功耗、地線、類比訊號、數位訊號和RF訊號等）；各層需要那些訊號；要求重要元件的放置位置；旁路元件的確切位置；哪些印製線很重要；哪些線路需要控制阻抗印製線；哪些線路需要匹配長度；元件的尺寸；哪些印製線需要彼此遠離（或靠近）；哪些線路需要彼此遠離（或靠近）；哪些元件需要彼此遠離（或靠近）；哪些元件要放在PCB的上面，哪些放在下面。佈線設計工程師永遠不能抱怨需要給出的資訊太多。資訊永遠不嫌多。
接著將分享一項學習經驗：大約10年前進行一塊多層表面貼電路板的設計案，該電路板的板子兩面都有元件。用很多螺釘將板子固定在一個鍍金的鋁製外殼中（因為有很嚴格的防震標準）。提供偏置饋通（feedthrough）的引腳穿過板子。該引腳是通過焊接線連接到PCB上的。這是一個很複雜的裝置。板子上的一些元件是用於測試設定（SAT）的。但是工程師已經明確規定了這些元件的位置。這些元件都安裝在什麼地方呢？就在板子的下面。當產品工程師和技術員不得不將整個裝置拆開，完成設定後再將它們重新組裝的時候，此一手續便顯得很複雜。因此必須盡可能減少這樣的錯誤。
位置
正像在PCB中，位置決定一切。將一個電路放在PCB上的什麼位置，將其具體的電路元件安裝在什麼位置，以及其相鄰的其他電路是什麼，這一切都非常重要。
通常，輸入、輸出和電源的位置是預先確定好的，但是它們之間的電路就需要發揮各自的創造性了。這就是為什麼注意佈線細節將對後續製造產生重大影響的原因。從關鍵元件的位置入手，根據具體電路和整個PCB來考慮。從一開始就規定關鍵元件的位置以及訊號的路徑有助於確保設計達到預期的工作目標。一次就得到正確的設計可以降低成本和壓力，更可因此縮短開發周期。
旁路電源
在放大器的電源端設置旁路電源以便降低雜訊是PCB設計過程中一個很重要的方向，包括對高速運算放大器以及其他的高速電路。旁路高速運算放大器有兩種常用的配置方法。
電源端接地
這種方法在大多數情況下都是最有效的，採用多個並聯電容器將運算放大器的電源引腳直接接地。一般說來兩個並聯電容就足夠了，但是增加並聯電容器可能給某些電路帶來益處。
並聯不同電容值的電容器有助於確保電源引腳在很寬的頻帶上出現很低的交流（AC）阻抗。這對於在運算放大器電源抑制比（PSR）衰減頻率處尤其重要。該電容器有助於補償放大器降低的PSR。在許多十倍頻程範圍內保持低阻抗的接地通路將有助於確保有害的雜訊不能進入運算放大器。(圖一)顯示採用多個並聯電容器的優點。在低頻段，大的電容器提供低阻抗的接地通路。但是一旦頻率達到了它們自身的諧振頻率，電容器的相容性就會減弱，並且逐漸呈現出電感性。這就是為什麼採用多個電容器是很重要的原因：當一個電容器的頻率回應開始下降時，另一個電容器的頻率回應開始其作用，所以能在許多十倍頻程範圍內保持很低的AC阻抗。
直接從運算放大器的電源引腳入手；具有最小電容值和最小物理尺寸的電容器應當與運算放大器置於PCB的同一面，並且盡可能靠近放大器。電容器的接地端應該用最短的引腳或印製線直接連至接地平面。上述的接地連接應該盡可能靠近放大器的負載端以便減小電源端和接地端之間的干擾。(圖二)便顯示了這種連接方法。
對於次大電容值的電容器應該重複這個過程。最好從0.01μF最小電容值開始放置，並且靠近放置一個2.2μF（或大一點兒）的具有低等效串聯電阻（ESR）的電解電容器。採用0508外殼尺寸的0.01μF電容器具有很低的串聯電感和優良的高頻性能。
電源端到電源端
另外一種配置方法為採用一個或多個旁路電容跨接在運算放大器的正電源端和負電源端之間。當在電路中配置四個電容器很困難的情況下通常便採用這種方法。它的缺點是電容器的外殼尺寸可能增大，因為電容器兩端的電壓是單電源旁路方法中電壓值的兩倍。增大電壓就需要提高元件的額定擊穿電壓，也就是要增大外殼尺寸。但是，這種方法可以改進PSR和失真性能。
因為每種電路和佈線都是不同的，所以電容器的配置、數量和電容值都要根據實際電路的要求而定。
寄生效應
所謂寄生效應，按照字面意思就是那些出現在PCB板中並在電路中大施破壞、令人頭痛且原因不明的小故障。它們就是滲入高速電路中隱藏的寄生電容和寄生電感。其中包括由封裝引腳和印製線過長所形成的寄生電感；焊盤（pad）到地、焊盤到電源平面和焊盤到印製線之間形成的寄生電容；通孔之間的相互影響，以及許多其他可能的寄生效應。(圖三)(a)顯示一個典型的同相運算放大器原理圖。但是，如果考慮寄生效應的話，同樣的電路可能會變成圖三(b)那樣。
在高速電路中，很小的值就會影響電路的性能。有時候電容值幾十個pF的電容就足夠了。相關實例：如果在反相輸入端僅有1pF的附加寄生電容，它在頻率域可以引起差不多2dB的尖脈衝，如(圖四)。如果寄生電容足夠大的話，它會引起電路的不穩定和震盪。
| 《圖三 典型的運算放大器電路(a)原設計圖與(b)考慮寄生效應後的圖》 |
|
當尋找有問題的寄生源時，可能用得著幾個計算上述那些寄生電容尺寸的基本公式。(公式一)是計算平行極板電容器的公式，如(圖五)。
(1)C表示電容值；
(2)A表示以cm2為單位的極板面積；
(3)k表示PCB材料的相對介電常數；
(4)d表示以cm為單位的極板間距離。
帶狀電感是另外一種需要考慮的寄生效應，它是由於印製線過長或缺乏接地平面引起的。(公式二)顯示出計算印製線電感（Inductance）的公式。可參考(圖六)。
(1)W表示印製線寬度；
(2)L表示印製線長度；
(3)H表示印製線的厚度；
(4)全部尺寸都以mm為單位。
(圖七)中的震盪顯示高速運算放大器同相輸入端長度為2.54cm的印製線的影響。其等效寄生電感為29nH（10－9H），足以造成持續的低壓振蕩，會持續到整個瞬態回應周期。圖七還顯示了如何利用接地平面來減小寄生電感的影響。
通孔是另外一種寄生源；它們能引起寄生電感和寄生電容。(公式三)是計算寄生電感的公式，請參考(圖八)。
(1)T表示PCB的厚度；
(2)d表示以cm為單位的通孔直徑。
(公式四)示出了如何計算圖八中通孔引起的寄生電容值。
εr表示PCB材料的相對磁導率。T表示PCB的厚度。D1表示環繞通孔的焊盤直徑。D2表示接地平面中隔離孔的直徑。所有尺寸均以cm為單位。在一塊0.157 cm厚的PCB上一個通孔就可以增加1.2nH的寄生電感和0.5pF的寄生電容；這就是為什麼在給PCB佈線時一定要時刻保持警覺的原因，要將寄生效應的影響降至最小。
接地平面
實際上需要討論的內容遠不止這些，但是本文會重點強調一些關鍵特性並鼓勵工程師進一步探討這些問題。本文文末並將列出相關的參考資料。
接地平面可擔負起公共基準電壓的作用，提供遮罩、能夠散熱和減小寄生電感（但它也會增加寄生電容）的功能。雖然使用接地平面有許多好處，但是在實現時也必須小心，因為它對能夠做的和不能夠做的都有一些限制。
理想情況下，PCB有一層應該專門用作接地平面。這樣當整個平面不被破壞時才會產生最好的結果。千萬不要挪用此專用層中接地平面的區域用於連接其他訊號。由於接地平面可以消除導體和接地平面之間的磁場，所以可以減小印製線電感。如果破壞接地平面的某個區域，會為接地平面上面或下面的印製線帶來意想不到的寄生電感。
因為接地平面通常具有很大的表面積和橫截面積，所以使接地平面的電阻保持最小值。在低頻段，電流會選擇電阻最小的路徑，但是在高頻段，電流會選擇阻抗最小的路徑。
然而也有例外，有時候小的接地平面會更好。如果將接地平面從輸入或者輸出焊盤下挪開，高速運算放大器將會更順利地工作。因為在輸入端的接地平面引入的寄生電容，增加了運算放大器的輸入電容，減小了相位裕量，因而造成不穩定性。正如在上文寄生效應討論中所看到的，運算放大器輸入端1pF的電容能引起很明顯的尖脈衝。輸出端的容性負載，包括寄生的容性負載，造成了反饋環路中的極點。這會降低相位裕量並造成電路變得不穩定。
如果有可能的話，類比電路和數位電路，包括各自的接地平面應該分開。快速的上升會造成電流毛刺流入接地平面。這些快速的電流毛刺引起的雜訊會破壞類比性能。類比接地和數位接地（以及電源）應該被連接到一個共用的接地點以便降低迴圈流動的數位和類比接地電流和雜訊。
在高頻段，必須考慮一種稱為趨膚效應的現象。趨膚效應會引起電流流向導線的外表面，結果會使得導線的橫截面變窄，因此使直流（DC）電阻增大。雖然趨膚效應超出了本文討論的範圍，這裏還是給出銅線中趨膚深度（Skin Depth）的一個很好的近似公式（以cm為單位）：
低靈敏度的電鍍金屬有助於減小趨膚效應。
封裝
運算放大器通常採用不同的封裝形式。所選的封裝會影響放大器的高頻性能。主要的影響包括寄生效應（前面提到的）和訊號路徑。本文接著將集中討論放大器的路徑輸入、輸出和電源。
(圖九)顯示採用SOIC封裝圖九(a)和SOT-23封裝圖九(b)的運算放大器之間的佈線區別。每種封裝都有它自身的一些問題。重點看(圖九a)，仔細觀察反饋路徑就發現有多種方法連接反饋。最重要的是保證印製線長度最短。反饋路徑中的寄生電感會引起振鈴和過衝。在圖九(a)和圖九(b)中，環繞放大器連接反饋路徑。圖九(c)顯示了另外一種方法，在SOIC封裝下面連接反饋路徑，這樣就減小了反饋路徑的長度。每種方法都有細微的差別。第一種方法會導致印製線過長，會增大串聯電感。第二種方法採用了通孔，會引起寄生電容和寄生電感。在給PCB佈線時必須要考慮這些寄生效應的影響及其隱含的問題。SOT-23佈線差幾乎是最理想的：反饋印製線長度最短，而且很少利用通孔；負載和旁路電容從很短的路徑返回到相同的地線連接；正電源端的電容（圖九(b)中未示出）直接放在PCB的背面的負電源電容的下面。
| 《圖九 同一運算放大器電路的佈線區別：(a)SOIC封裝；(b)SOT-23封裝；(c)在PCB下面採用RF的SOIC封裝》 |
|
低失真放大器的引腳排列
採用低失真引腳排列的一些運算放大器，有助於消除上面提及的兩個問題；而且它還提高了其他兩個重要方面的性能。LFCSP的低失真引腳排列，如(圖十)所示，將傳統運算放大器的引腳排列按著逆時針方向移動一個引腳，並且增加了一個輸出引腳作為專用的反饋引腳。
低失真引腳排列允許輸出引腳（專用反饋引腳）和反相輸入引腳之間可以靠近連接，如(圖十一)所示。這樣極大地簡化和改善了佈線。
| 《圖十一 AD8045低失真運算放大器的PCB佈線》 |
|
這種引腳排列還有一個好處就是降低了二次諧波失真。傳統運算放大器的引腳配置中引起二次諧波失真的一個原因是同相輸入和負電源引腳之間的耦合作用。LFCSP封裝的低失真引腳排列消除了這種耦合所以大大地降低了二次諧波失真；在有些情況下最多可降低14dB。(圖十二)顯示了採用SOIC封裝和LFCSP封裝失真性能的差別。
這種封裝還有一個好處：功耗低。LFCSP封裝有一個裸露的焊盤，它降低了封裝的熱阻，進而改善θJA值約40％。因為降低了熱阻，所以降低了元件的工作溫度，也就相當於提高可靠性。
| 《圖十二 不同封裝失真性能對比：相同的運算放大器採用SOIC和LFCSP封裝》 |
|
佈線和遮罩
PCB上存在各種各樣的類比和數位訊號，包括從高到低的電壓或電流，從DC到GHz頻率範圍。想保證這些訊號不相互干擾是非常困難的。
回顧前文「誰都別信」部分的建議，最關鍵的是預先思考並且為了如何處理PCB上的訊號而擬定出一個計劃。重要的是注意哪些訊號是敏感訊號並且確定必須採取何種措施來保證訊號的完整性。接地平面為電訊號提供一個公共參考點，也可以用於遮罩。如果需要進行訊號隔離，首先應該在訊號印製線之間留出物理距離。下面是一些值得借鏡的實做經驗：
- ●減小同一PCB中長並聯線的長度和訊號印製線間的接近程度，可以降低電感耦合；
- ●減小相鄰層的長印製線長度可以防止電容耦合；
- ●需要高隔離度的訊號印製線應該走不同的層，而且如果它們無法完全隔離的話，應該走正交印製線，並且將接地平面置於它們之間。正交佈線可以將電容耦合減至最小，而且地線會形成一種電遮罩。在構成控制阻抗印製線時可以採用這種方法。
高頻（RF）訊號通常在控制阻抗印製線上流動。就是說，該印製線保持一種特徵阻抗，例如50Ω（RF應用中的典型值）。兩種最常見的控制阻抗印製線、微帶線和帶狀線都可以達到類似的效果，但是實現的方法不同。
微帶控制阻抗印製線，如(圖十三)所示，可以用在PCB的任意一面；它直接採用其下面的接地平面作為其參考平面。
(公式六)可以用於計算一塊FR4板的特徵阻抗。
(1)H表示從接地平面到訊號印製線之間的距離；
(2)W表示印製線寬度；
(3)T表示印製線厚度；
(4)全部尺寸均以密耳（mils）（10-3英寸）為單位；
(5)εr表示PCB材料的介電常數。
帶狀控制阻抗印製線(圖十四)採用了兩層接地平面，訊號印製線夾在其中。這種方法使用了較多的印製線，需要的PCB層數更多，對電介質厚度變化敏感，而且成本更高，所以通常只用於要求嚴格的應用中。
用於帶狀線的特徵阻抗計算公式如(公式七)所示：
保護環，或者稱隔離環，是運算放大器常用的另一種遮罩方法，它用於防止寄生電流進入敏感結點。其基本原理很簡單，用一條保護導線將敏感結點完全包圍起來，導線保持或者迫使它保持（低阻抗）與敏感結點相同的電勢，因此使吸收的寄生電流遠離了敏感結點。(圖十五)(a)顯示了用於運算放大器反相配置和同相配置中保護環的原理圖。圖十五(b)則顯示用於SOT-23-5封裝中兩種保護環的典型佈線方法。
| 《圖十五 保護環。(a)反相和同相工作；(b)SOT-23-5封裝。》 |
|
還有很多其他的遮罩和佈線方法。欲獲得有關這個問題和上述其他題目的更多資訊，建議讀者可閱讀下列參考文獻。
結論
高水準的PCB佈線對成功的運算放大器電路設計是很重要的，尤其是對高速電路。一個良好的原理圖是成功佈線的基礎；電路設計工程師和佈線設計工程師之間的緊密配合是根本，尤其是關於元件和接線的位置問題。需要考慮的問題包括旁路電源，減小寄生效應、採用接地平面、運算放大器封裝的影響，以及佈線和遮罩的方法。
（作者任職於ADI美商亞德諾）
＜參考資料：
[1]Ardizzoni, John, “Keep High-Speed Circuit-Board Layout on Track,” EE Times, May 23, 2005.
[2]Brokaw, Paul, “An IC Amplifier User’s Guide to Decoupling, Grounding, and Making Things Go Right for a Change,” Analog Devices Application Note AN-202.
[3]Brokaw, Paul and Jeff Barrow, “Grounding for Low- and High-Frequency Circuits,” Analog Devices Application Note AN-345.
[4]Buxton, Joe, “Careful Design Tames High-Speed Op Amps,” Analog Devices Application Note AN-257.
[5]DiSanto, Greg, “Proper PC-Board Layout Improves Dynamic Range,” EDN, November 11, 2004.
[6]Grant, Doug and Scott Wurcer, “Avoiding Passive-Component Pitfalls,” Analog Devices Application Note AN-348.
[7]Johnson, Howard W. and Martin Graham, High-Speed Digital Design, a Handbook of Black Magic, Prentice Hall, 1993.
[8]Jung, Walt, ed., Op Amp Applications Handbook, Elsevier-Newnes, 2005.＞
|
 |
設計PCB時，往往很想使用自動佈線。通常，純數字的電路板（尤其信號電平比較低，電路密度比較小時）採用自動佈線是沒有問題的。但是，在設計模擬、混合信號或高速電路板時， 如果採用佈線軟件的自動佈線工具，可能會出現一些問題。相關介紹請見「PCB佈線設計」一文。 |
|
在教科書上學的地線定義是：地線是作為電路電位基準點的等電位體。這個定義是不符合實際情況的。實際地線上的電位 並不是恆定的。如果用儀表測量一下地線上各點之間的電位，會發現地線上各點的電位都不同。你可在「PCB佈線的地線乾擾與抑制」一文中得到進一步的介紹。 |
|
一張地線佈線正確的PCB，在這張PCB中，大小信號地嚴格分開，同時採用了一些其他降噪手段，信噪比例很高，輸入端開路時，實測輸出端殘留噪音不高於0.3mV，夜深人靜時耳朵貼在揚聲器單元上也沒有任何噪聲。為看圖方便，僅畫出一聲道的地線做示範。在「功放電路PCB佈線注意問題」一文為你做了相關的評析。 |
|
|
 |
相關作者
相關產業類別
相關關鍵字
相關組織
相關網站單元