本文敘述在iSLM平台所有的步驟轉向更完整、精確的IC封裝製程，並提供一套自動化IC封裝工作流程，透過簡單化、標準化建模過程，能夠大幅縮短分析操作的作業時間。

在IC封裝製程的製程模擬中，為了同時提升工作效率與品質，CAE團隊常會面臨到許多挑戰。在一般的CAE分析流程中，模擬分析產生結構性網格，非常繁瑣且相當花時間。必須要先匯入2D（或3D）圖檔，接著陸續建立表面網格、高品質的三維實體網格，再檢查其網格的品質及正確性，以確保沒有網格缺陷；接著再設定不同的屬性，如chip、die等等；完成一個單元（unit）的實體網格建立後，還需要根據strip的設計並透過複製實體網格等方式，建立一個完整封裝模型，並且在模型外進行流道等實體網格的建立及邊界條件設定等，才算是完成一個封裝製程分析的網格處理。

而待網格處理完成後還需建立專案，其建立步驟為：先創建一個新專案；接著建立分析流程，包含設定網格、材料、成型條件等等；再來就是分析順序的設定，這些都完成後才開始進行分析，待分析結束後才能檢視其分析結果。
...
...