基地台時脈架構

基地台最常被引用的參數之一就是它的載波（或是本地振盪器）頻率。生成本地振盪器的合成器是基地台中的重要元件，但是所有的系統設計工程師都知道，本地振盪器僅只是基地台所需數種內部頻率的其中之一而已。在無線收發器本身，除了本地振盪器（LO）對混頻器級供應載波頻率之外，資料轉換器需要取樣時脈，數位濾波器也需要時脈，而I/O匯流排通常也會需要一組資料時脈。

系統設計工程師可以利用整合型無線收發器以省下大量的設計時間與成本，如同圖一當中虛線方框內所示。與接收器和發射器電路在一起的單晶片無線收發器，具有能夠產生時脈以及各種不同信號處理區塊所需正弦波信號的鎖相迴路（PLLs）。然而，即使是具有高整合度的無線收發器也需要有一組參考時脈輸入。

《圖一　 2x2 MIMO基地台無線收發器架構》 - BigPic:799x405

單晶片2x2 多重輸入多重輸出（MIMO）無線收發器，像是ADI的AD 9356以及AD9357提供了兩種參考時脈的選項。選項之一是與內建數位控制微調電路（DCXO）搭配使用一顆外接石英振盪器；而提供給元件一組外部時脈則是另一個選項。AD 9356 /7可接受的參考時脈頻率範圍是從 32 MHz到48 MHz。

像是用戶端設備（CPE）裝置之類的用戶基地台會採用基地台所發射的訊息，藉以和無線網路同步化。CPE裝置能夠微調其本地振盪器頻率，同時也能與基地台主時脈進行時序同步化。基於此理由，上述的外接石英振盪器加上DXCO選項對於此應用來說，乃是一種低成本而且高性能的解決方案

基地台還有額外的需求。舉例來說，營運商往往會需要適用於所有在特定網路內基地台的框架與符號邊界，以便使其時序一致。由於基地台會提供時序訊息給相關的用戶基地台，因此，這意味著網路內的所有基地台都必須要鎖定至一組外部的時序參考器上。系統設計工程師通常會採用兩種方法的其中一種來將基地台同步化。一種方法是使用來自於GPS接收器的1 pps（每秒脈衝數）輸出，而另一種方法則是使用在IEEE 1588規格2中所制定的網路時序通訊協定。在這兩種情況裡面，圖一中所示輸入至無線收發器的參考時脈會與時序參考器同步化（例如1 pps GPS時脈）。

基地台參考時脈的設計考量

如圖一中所示，整合型無線收發器使用參考時脈做為對PLL的輸入。在RFPLL的情況下，基地台會將參考時脈倍增至LO頻率。此倍增可以是8的倍數或是更多。基於此原因，用於無線收發器參考時脈的相位雜訊必須非常的低，如此才能使高性能獲得實現。在GPS為1 pps的情況下，參考時脈也必須要能夠與外部的時序參考器同步化。

對於同步化有一項重要的結論，那就是holdover（維持）的概念。假如失去了時序參考器（例如有一棟建築物每天都會阻斷GPS衛星信號一段時間），參考時脈必須不能偏離時序參考器存在時的狀態。像是ANSI /T1.101 -1987這類型的規格，將holdover的需求切分成不同層級（階層），每一層級都有設定不同的特定時間內所允許的最大偏離量。在Bellcore GR -1244 -CORE中所定義的Stratum 3E附加層級，要求時脈源在24小時中不能偏離超過10 ppb(即十億分之一)。

如同在後文中所討論到的NxN MINO系統部份一樣，假如基地台在多重輸入多重輸出架構中採用兩組或更多組的無線收發器，那麼基地台就必須要將所有的無線收發器與相同的時序參考器予以同步化。對於低元件數量與成本，參考時脈應該要能夠提供多組相同的輸出，而每一組輸出都可以驅動不同的無線收發器區塊。

案例研究：提供一組外部時脈

以下的案例研究使用了AD 9356 /7 2x2 MIMO整合式無線收發器，做為基地台系統的一部分。如同前述，AD 9356 /7需要一組介於32 MHz到48 MHz之間的參考時脈頻率。將此時脈與時序參考器同步化，需要一組具有絕佳相位雜訊性能的彈性化PLL，而所選用的ADI AD 9548四通道/八通道輸入網路時脈產生器/同步器就很適合這項任務。時序參考器輸出連結至AD 9548參考器輸入的其中之一，而低相位雜訊時脈則連結至系統時脈輸入。此輸出被加以編程為AD 9356 /7所需要的32 MHz到48 MHz之間的參考時脈。圖二所示為GPS同步化系統的方塊圖。

《圖二　具有GPS參考器的基地台架構》 - BigPic:748x309

有些網路時脈產生器能夠容許極為寬廣範圍的輸入頻率，因而能夠使用各種不同的時序參考器以及低相位雜訊時脈。廣泛的選擇輸入頻率可以使設計獲得簡化、成本降低、實現最佳的發射/接收性能、以及符合所需要的holdover規格。

AD 9548利用一組數位鎖相迴路（DPLL）將輸出時脈鎖定至時序參考器，而非使用類比式PLL。此技術可以使系統具有絕佳的holdover性能，只會受到系統時脈源極的時序漂移所限制。此外，系統時脈(而非時序參考器)的相位雜訊會主導AD 9548輸出時脈的相位雜訊性能，因此該元件將可以容許充滿雜訊的時序參考器，而且不會將此雜訊傳送到輸出上面。

將參考時脈性能最大化

能夠使用於網路時脈產生器的寬廣範圍輸入與輸出頻率，為系統設計工程師在輸出時脈性能的最佳化方面提供了許多的選項。

舉例來說，25 MHz以及較低的高度穩定時脈源極較為充足，而且通常會比較高頻率的時脈源極便宜。假如在圖2中所示的系統時脈（sysclk）輸入低於50 MHz，那麼AD 9548內的頻率加倍器就能夠以增加最少的相位雜訊狀況使得系統時脈加倍。以此較高頻率為基礎，系統時脈PLL接著就能將時脈倍增至接近1GHz。

設計工程師也必須要選擇DPLL輸出頻率以及後級分配器比例（post divider ratio）。肇因於較高DPLL輸出頻率的更快速轉換率通常會有助於相位雜訊的降低，但也可能導致突波返回至頻譜當中。對於AD 9356 /7參考時脈，有效的折衷方法就是將DPLL輸出頻率設定為240 MHz，後級分配器的值設定為6，這將獲得40 MHz的最終輸出頻率。圖三所示為在使用這些設定時，AD 9548所產生的相位雜訊。

《圖三　 ADI 的AD 9548相位雜訊 vs. 頻率》

圖四所示為AD 9356在以2500 MHz發射，並採用AD 9548做為參考時脈來源時，其輸出所產生的整合式相位雜訊。AD 9548評估用電路板可以使用其自身的內建系統時脈XO（內建設定組態）或是外部的時脈。圖三與圖四當中的圖形所顯示的，是被設定為使用一組12.8 MHz恆溫晶體振盪器（OCXO）輸入至其系統時脈的AD 9548。針對此測試，AD 9548並沒有與時序參考器同步化。採用這種組態設定時，使用WiMAX 802.16e 64– QAM波形的AD 9354所輸出的發射EVM通常會優於- 38 dB。

《圖四　 ADI的AD 9356整合式相位雜訊，2500 MHz載波。》

如同前面所述，從系統時脈源極到網路時脈產生器必須要具有低相位雜訊，以便確保無線收發器所產生的EVM能夠盡可能的降低。此外，系統時脈源極還必需具有非常好的短期穩定性，特別是當網路時序參考器就是1 pps信號時。為了要與GPS時序參考器同步化，網路時脈產生器必須使用非常窄的PLL頻寬。窄頻寬意味著系統時脈源極必須具有很低的抖動，這樣才能使網路時脈產生器PLL維持鎖定狀態。像是OCXO之類的高性能源極能夠符合這些需求，而且也經常會出現在基地台當中。

NxN MINO系統

NxN MIMO系統需要多組無線收發器，而且每組收發器都需要有相同版本的外部參考時脈。能夠提供多重相同輸出並可以分別路由至每一組無線收發器的網路時脈產生器，可以省去時脈緩衝器以及時脈分配元件的需求。AD 9548能夠提供高達4組的差動LVDS /LVPECL，或是8組單端CMOS輸出。圖五中的實線方框以及信號，所呈現的是一組具有常用鎖相參考時脈的4x4 MIMO系統，而虛線以及虛線方框所代表的則是擴充為 6x6 MIMO架構的系統。

在AD 9356 /7以及JESD -207相容並聯埠介面上的BBP之間所傳輸的資料樣本，會和AD 9356 /7產生出並聯埠資料時脈。在4x4與較高階系統中，BBP能夠藉由在同一時間傳送脈衝到每一組無線收發器上，迫使AD 9356 /7無線收發器的所有資料時脈同步化。此能夠確保在每一組無線收發器之間傳送的資料樣本保有時序一致性。

《圖五　具有GPS時序參考器的NxN MIMO基地台架構》 - BigPic:752x425

結論

一組與外部時序參考器同步化的高性能時脈產生器，並且與一或多組整合式無線收發器共同運作時可以簡化遠距離通信基地台的總體設計與降低複雜度和成本。此設計可以輕易的延伸至NxN MIMO基地台架構。這些元件整合了大部分的時脈以及正弦波產生器，同時仍然可以實現絕佳的系統接收與發射性能。處於網路內的基地台會與其它基地台維持同步，即便是時序參考信號暫時的消失。

參考資料

1. IEEE 802.16-2004 IEEE Standard for Local and Metropolitan Area Networks, October 1, 2004

2. IEEE 1588-2008 IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems; July 24, 2008

3.ANSI/T1.101-1987 Synchronization Interface Standards for Digital Networks