面對的難題

一直以來，設計人員在可攜式應用中都是採用序列化技術，因為這種技術在減小連接器尺寸、降低EMI、減少通道至通道傾斜問題等方面都具有極大優勢。當顯示器的解析度隨畫面播放速率的加快和平板尺寸的增加而提高時，該序列化方法更廣泛用於大型平板應用中。不過，這種典型SerDes序列化技術的功耗很高，尤其是在資料輸送量大的情況下，故不太適合於超可攜式應用。

如(圖一)所示為廣泛用於較大型消費應用產品（如平板電視和筆記型電腦）中的傳統串化/解串器架構。並行輸入資料（一般在20到85MHz間，具體視顯示幕尺寸和解析度而定）被鎖定，再通過內部鎖相環（PLL）所產生的高速時鐘進行序列傳輸。18到24位元的並行TTL RGB資料被序列化，然後跟著圖元時鐘 (Pixel Clock) 沿軟性電纜發送到LCD模組，再由解串器解碼恢復為並行TTL資料以供顯示。由於圖元時鐘具有不同的串列資料流程頻率，解串器中往往需要另一個PLL電路來恢復資料。

在這種架構中使用的典型序列介面技術是低壓差分信號技術（LVDS）。在平板應用中，為了驅動很長的軟性電纜，需要3.5mA或以上的環路電流來驅動足夠的邊緣速率，進而實現高輸送量，其公式如下：

《公式一》

這一點對高解析度RGB資料尤其重要。為了在相對低頻寬的軟性電纜上降低EMI和位誤碼率，一般會把24位RGB和2個控制位（HSYNC和VSYNC）改為4對串列資料流程，使到每個LVDS通道上的資料速率能有效地降低四分之一，這非常有助於EMI的減小，但代價是軟性電纜上需要8到10個連接器（4對資料加以1對時鐘）來代替4根電纜線（1對資料和1對時鐘）。在某些應用中，利用8位元/10位元編碼能夠進一步減小EMI，但會使到數位視訊資料產生額外的延遲。

《圖一　消費應用中使用的傳統串化器和解串器對》 - BigPic:644x329

對於小型面板（小於5英吋）電池供電的可攜式應用產品（如手機），SerDes技術也是十分理想的，可以減少接收基座和翻蓋之間的軟性纜線連接器數目，進而實現成本更低、外型更纖巧的設計。此外，SerDes技術還可使高解析度顯示幕和攝影機資料傳輸更切實可行，並具有更佳的信號完整性和更低的EMI輻射。不幸的是，消費應用中的傳統SerDes解決方案在資料輸送量/功耗比率、EMI輻射、封裝尺寸和電纜壓縮率方面並沒有優勢。針對可攜式應用，SerDes有兩大挑戰需要解決。

兩大挑戰

第一個挑戰是，這些應用的解析度和畫面播放速率都不像消費應用那麼高。可攜式應用中的畫素時鐘頻率變化範圍很大，從2MHz到26MHz，而不是典型平面消費型LCD顯示器中的20到85MHz。因此，最好採用同步鎖定範圍比率（高至低）更大的鎖相環（PLL）。

第二個挑戰也是最困難的：為了去掉解串器端的PLL以進一步降低功率，串化器和解串器之間的序列介面需要採用源同步方案；這意味著在柔性電纜或FPC上，串列時鐘與資料處在相同頻率下。為了更進一步減少柔性電纜的連接器數目，應該採用4線序列介面（1對資料加以1對時鐘），這不同於消費應用中使用的8線或10線介面。

對可攜式LCD WRITE應用來說，並行資料匯流排（16或18位元）的速度可以高至20MBps及低至2Mbps。如果所有這些RGB資料和控制信號都在1對電纜線上被序列化（最多可達24個並行輸入），柔性電纜上的串列資料輸送量便極高（達到520Mbps）。資料輸送量越高表明需要的邊緣速率越大，這代表著更多的EMI輻射。此外，為了獲得這種高資料率，需要更大的環路電流（如LVDS技術在3V電源電壓下的電流為3.5mA）；不過，這在電池供電的可攜式應用產品中絕對不適合。

降低功耗是大多數可攜式設備設計人員面臨的最大難題。故市場確實需要新的介面技術來進一步降低功耗（對手機而言，工作電壓在 2.8V或以下）和EMI，同時不影響信號的輸送量和完整性。

解決方案

快捷半導體最新推出名為μSerDes（Micro-SerDes）的μSerDes產品（1對：串化器和解串器）具有真正的電流傳輸邏輯（CTL）介面。在特定模式下，這樣的SerDes對只需要單個PLL工作，FIN24AC元件就能夠協助主流製造商大幅降低手機設計中的功耗，同時縮短設計週期。該μSerDes無需第二個PLL電路，同時通過採用CTL技術把環路電流進一步降低到每通道1.75mA。(圖二)所示為典型手機設計中，利用了μSerDes技術的典型LCD WRITE應用。

快捷半導體的CTL和其它虛擬電流I/O技術（如LVDS）之間的主要區別是：CTL驅動器在環路中獲得電流，這一點與LVDS技術類似，但CTL接收器同時感測差動電流，而LVDS接收器卻是感測100歐姆端接電阻上的差動電壓。這種差異使CTL技術在輸送量/功耗比率方面大大優於傳統技術。由於接收器感測的是電流而不是電壓，它對電容性負載，比如ESD抑制器寄生電容和連接器輸入端上的接頭電容較不敏感，有助於在串列匯流排（每通道520Mbps，1.75mA）上獲得極高的資料輸送量。

另外，相較於傳統LVDS，CTL技術的傳輸延遲要小得多，功耗低50％以上。由於CTL具有超小壓擺幅度，因此可以獲得>10db更低的EMI輻射，而傳統LVDS的EMI則較TTL技術低>20db。在手機設計中，CTL技術的超低EMI輻射從根本上消除了對所有並行TTL匯流排（對LCD WRITE應用一般多於16個通道）上的EMI濾波器的需要，故再一次因EMI性能的提高顯著降低了成本，並縮短了設計週期。

透過採用CTL技術，可攜式產品的設計人員能夠把多達24個並行TTL信號串列到2根電纜線中。最後使得5MHz下的功耗可以低至51mW（1對），而其省電待機功耗極低，一般可至低至約0.28μW。

《圖二　帶有RGB介面手機設計中的μSerDes應用實例》 - BigPic:670x301

如(圖二)所示的應用示意圖，24根電纜線（包括16位元資料和其它低頻控制信號，如LCD面板和HSYNC/VSYNC的晶片選擇信號）可被縮減為主機板和LCD模組間的4根電纜線。這樣一來，不僅因電纜/連接器數目的減少而降低了成本、減少了EMI輻射，還簡化了設計，尤其是對滑蓋或旋轉式手機而言，這個優點更為突出。在這類設計中，某些應用的基座和LCD模組之間的電纜線數目超過60根，若採用μSerDes技術，便可將電纜線數目大幅減少到20根，有助於顯示幕在機械結構方面更易於旋轉或滑行。

對串化器和解串器的並行TTL I/O而言，電源電壓範圍很寬，可以從1.65變化到3.6V。當基帶輸出的邏輯與LCD模組的輸入不一致時，由於μSerDes產品具有電平轉換能力，設計中可以無需使用傳統的轉換元件。

結語

採用傳統虛擬電流方案介面的可攜式設計，為設計人員帶來了功率和傳輸速率的兩難局面。而採用嶄新的SerDes架構方案和序列介面技術便可將這一問題解決。像快捷半導體μSerDes技術這種解決方案，具有真正的CTL序列介面，為設計人員實現所需的超低功耗、低EMI和高輸送量，進而大幅縮短設計週期。

---作者為Fairchild快捷半導體中國信號鏈路業務拓展總監---