這四家廠商分別是Tensilia、Altera、Palmchip和Fintronic。他們的技術專精領域各有不同，但都為當前SoC在開發上的瓶頸提出了可行、便捷的設計之道。以Tensilica來說，該公司以極前瞻的眼光及技術來發展可組態配置處理器（Configurable Processor），並強調高階設計語言的新設計方法學（Methodology）；Altera則是FPGA、PLD領域的領導廠商，同時也提出一套軟式處理器核心方案，以強化FPGA在SoC設計上的重要地位。

除了處理器外，SoC的設計還遭遇到不少問題，而Palmchip這家公司即定位在高集積度SoC的專業領域，提供多項SoC設計技術與一套頗理想的整合平台；除了關鍵元件與設計技術，SoC的完成還需要有EDA工具的輔助，Fintronic即是以Verilog 模擬器（Simulation）技術見長，並能提供群組式的更強大運算能力。

很顯然地，這四家廠商代表了一種聲音：他們皆看到了SoC的發展潛力，但也都感到目前的技術有所不足，業界需要更多便利、有彈性的設計方法，並能保證產品的效能與功能。台灣在SoC的發展上不正在尋求這樣的捷徑？以下將介紹這幾家別具特色的矽谷閃耀之星。

推動高階語言的Tensilica

《圖說一　Tensilica總裁Chris Rowen相信，未來嵌入式處理器的地位會更重要，甚至是到處可見的基本元件，猶如是新的電晶體一般。》

目前在嵌入式處理器的市場，無疑仍是以ARM為龍頭，MIPS則居次，而ARC的Configurable處理器核心也已有相當的市場嶄獲。相較之下，Tensilica的Xtensa仍算是市場新兵，但筆者認為，該公司的後勢相當值得注意。

Tensilica的企圖心是最值得關注之處。Tensilica總裁Chris Rowen一再強調，現行的晶片設計方法已不符時代的需求，業界需要一套更高層級的方法學，而高階語言（如C/C++）是必然的道路。Tensilica不只是說說而已，該公司的核心技術皆圍繞著這個主軸，除了其Configurable處理器核心的硬體設計外，對另一邊的軟／韌體也同樣重視，會在設計過程中同時產生。

不僅如此，Tensilica也企圖將能掌控的範圍擴展到更全面的領域。在今年二月時，該公司的介紹還限於嵌入式處理器的設計領域，但時隔不到半年，Tensilica這回再次推出一套稱為“Xtensa Xplorer”的工具平台，它除了能提供處理器最佳化及軟體開發工具外，也有SoC模擬及分析功能，也就是能在高階語言的抽象層級上，提供一體化的SoC設計環境。

這是一項極為艱鉅的任務，因為高階語言?然能跳脫硬體設計語言，如Verilog、VHDL或System Verilog的片面性，但在硬體邏輯的編譯轉換實務上，其實仍存在相當多的困難。Tensilica能掌握處理器核心的軟／硬體產生技術已相當不易，如今要再更上層樓跨到完整的晶片流程，其技術上的挑戰確實不少。雖不知此平台實際的執行口碑如何，但在用心上還是值得喝采。

除此之外，Tensilica也知道，獨占新技術或許能造就可觀的毛利，但卻很難被廣大的業界認識、接受並使用，因此該公司也在今年五月加入開放源碼（Open Source）組織──“Eclipse Consortium”，目前該組織的成員包括許多重量級電子及系統業者，如IBM/Rational、Intel、Oracle、Red Hat、Wind River等公司，這些公司皆承諾參與並推動開放源碼產品，而Tensilica的Xtensa Xplorer也不例外，希望能藉此加速業界對此技術的熟悉與認同。

Chris Rowen相信，隨著SoC的發展，嵌入式處理器核心的地位會愈來愈重要，未來甚至會是到處可見的基本元件，猶如是新的電晶體一般，而且每顆晶片當中都有好幾個處理器核心。目前Tensilica也已成功打入幾個主要市場，如網路傳輸、網路儲存及數位攝影機等，其中HUGHES 的天線傳輸系統中即採用了6顆Xtensa，而NEC的IP-based網路儲存方案（NAS或IP-SAN）更採用8顆平行處理器及2顆管理及派送處理器，共10顆Tensilica的產品。

正如Chris Rowen所指出的，半導體產業對SoC的需求是肯定的，但在高度成長期來臨前，還需要有更多廠商提出好用的工具、平台與產品，並能廣泛性的合作，以創造一個完善的設計環境。而這些新技術都有共同的目標，也就是能提供更大的設計彈性，這也是業者念茲在茲的投資回收（ROI）的決定關鍵。以下介紹的Palmchip，即提出了數個創新性的技術與平台。

《圖一　SoC整體設計架構示意圖》

實現「隨插隨用」IP設計的Palmchip

《圖說二　Palmchip總裁兼CEO Jauher Zaidi相信“Plug & Play"會在IC設計上實現，而該公司所扮演的角色即是做好這個願景的時代推手。》

Palmchip是1996年成立的IC設計公司，成立的時間不算太長，但在技術上卻相當具有前瞻性，以提供高整合度SOC平台、IP核心技術與產品為定位。該公司總裁兼CEO Jauher Zaidi明白地表示，他相信“Plug & Play"會在IC設計上實現，而該公司所扮演的角色即是做好這個願景的時代推手。

Jauher Zaidi指出，IC設計的前段流程涵蓋規格定義（Specification）、RTL編碼及模擬、合成及最佳化分析，最後再進入後期的佈局（layout）階段，而不同的設計方法會明顯影響整體的設計時間與遭遇到的困難。目前產業發展的趨勢走向更高集積度的SoC系統單晶片設計，但當路徑縮短、更多的功能被加入到晶片中時，也造成三個主要的問題：匯流排（bus）瓶頸、複雜的晶片電路路由（routing）、區塊與區塊間的時序終結（timing closure）問題，如要順利過渡到此一新的設計層次，業界需要有不同的思考與工具。

就晶片內部匯流排來說，原先的訊息傳遞只能一個口令一個動作，但SoC的功能已複雜許多，此一傳統作法會造成大量的訊息擁塞，進而降低效能，與SoC的目標背道而馳。因此，Palmchip提出一套解決方案，也就是“Matrix”，運用的是多重交流道的觀念，讓多個指令與動作能同時進行，也不會因互相干擾而產生交通堵塞的問題。

在路由問題方面，一顆高集積度的晶片當中，因為放進了更多的功能區塊，要讓彼此溝通就產生了更多的線徑（wire）需求，但設計者卻面臨一個窘境，也就是沒有足夠的空間來置放線徑。目前的解決方式不外是犧牲一些功能，或採用單點對多點的特殊網管方式。

若這樣做還不夠，就得想辦法增大空間，走上增加layer的非標準型的晶圓生產方式，但走這條路的結果是成本更高、良率降低，而且會拉長生產的時間，對於佈局工具來說也增加許多困難。因此，Palmchip針對此瓶頸提出了CrossSwitch方案，也就是在晶片中的多個路徑匯流點上設置訊息傳輸控制節點，以獨到的技術來達成快速傳遞、溝通的晶片資訊網路管理。

至於時序終結的問題，在較小及低速的晶片上還比較容易掌控，但當晶片變大、訊息變快時，功能區塊與區塊之間的路徑也變長，這時訊號的傳送就很容易出現問題，難以符合時脈頻率。Palmchip對此也提出時序分接頭（Timing Tap）技術，讓訊息傳輸容易控制，而不用犧牲調降時脈的頻率。

這些技術方案即構成了Palmchip的SoC平台（AcurX）及CoreFrame架構，能讓SoC的設計阻礙大幅降低。Jauher Zaidi指出，由於該公司的中立角色，此一平台並不獨厚某些明星產品或市場大廠，而是能讓普遍的IC設計公司來使用。為了加速客戶的設計案，Palmchip除了支援主要的處理器核心（ARM、MIPS、ARC）外，本身也掌握了多項IP，其中又以連結標準IP為大宗。

筆者以為，Palmchip確實為SoC的無障礙設計環境做了不少貢獻，對於台灣眾多的IC設計公司來，正提供了跨越SoC門檻的很好工具。但該公司能否因此脫穎而出呢？短期間內看來機會不大，因為這些SoC的瓶頸在今日仍不明顯，還需等待高集積度IC改朝換代的來臨。

小而專的Verilog模擬器廠商 － Fintronic

《圖說三　Fintronic總裁Alec Stanculescu博士認為，高階語言C/C++的重要性會提升，但與Verilog應該要有密切的互通關係，才能成為實用的業界語言。》

相較於Cadence或Synopsys，Fintronic算是一家小型的EDA廠商。該公司於1987年成立，一直專注於Verilog的模擬器（Simulation）這個技術領域，所以公司規模雖不大，但因在技術保有獨到之處，因此處於競爭激烈的EDA市場中仍能毅立不搖至今。

投入硬體設計語言超過二十年的Fintronic總裁Alec Stanculescu博士指出，業界已不太需要VHDL，但在一段時間內Fintronic的工具還會支援；至於未來的發展上，Alec Stanculescu認為Verilog還是為基本的設計語言，而高階語言C/C++的重要性會提升，但它們與Verilog應該要有密切的支援、互通關係，才能成為實用且流通的業界語言。

在Verilog的發展上，向來是由領導性的EDA廠商率先推出新的特性、用法，再由IEEE制定為業界的標準。Alec Stanculescu表示，Fintronic在Verilog模擬器的創新上有相當的貢獻，例如率先讓模擬器能在64位元的大型主機上工作，除了SUN的Sparc、DEC的Alpha及HP的PA-RISC這些RISC主機外，Fintronic的模擬器也能用在64位元的Intel平台上，並採用Linux為作業系統。

Alec Stanculescu相當看重模擬器在Linux主機上的運作，他認為除了成本低、穩定性佳等誘因外，效能表現上也讓人十分滿意，目前該公司的Super FinSim已能在4GB主記憶體的64位元Linux主機上順利操作，日前也成功展示了在6GB主記憶體環境下的高速工作效能。

不僅如此，Fintronic的另一大技術特色在於「模擬器農場」（Simulation Farm），也就是讓一個工程師就能同時管理數十多台、甚至是數百台模擬器。Alec Stanculescu表示，此一群組運算的觀念，主要來自兩大理由：一是因為電腦價格的快速下跌，但功能上卻是不斷提升；再加上中低階64位元電腦的出現，讓大型電路的模擬過程不再需要將電路區隔處理，而能直接進行整體模擬，不但節省時間，而且更容易管理。

至於業界在探討的另一個問題，即「Verilog模擬器是否會成為標準化產品？」Alec Stanculescu表示，答案有兩面，是“yes”，也是“no”。由於這方面的技術會被制定為IEEE 1364標準，所以有興趣的廠商皆能依此推出標準產品，但新的技術與功能還是會不斷地被技術領導廠商提出，這部分當然屬於非標準化的產品。一般用戶會喜歡標準化的模擬器產品，Alec打趣著說：「比較有保障嘛。」「但具冒險精神的用戶則能享有更多技術優勢。」

為可程式元件增添運核心 － Altera

《圖說四　Altera IP事業部副總經理Craig Lytle表示，軟式處理器的Nios的最大好處是「彈性十足」，它提供用戶自行定義規格的高度彈性。》

在這次介紹的四家公司當中，Altera應該是國內業者最熟悉的一家。由於可程式化元件的設計彈性優勢，使得此一市場在景氣低迷中仍能逆向成長。為了打破只能當作原型（prototype）階段應用的印象，不論Altera或Xilinx皆積極推廣可程式元件的應用範疇，除了競逐ASIC的投片市場外，更與熱門名詞SoC掛?。以Altera為例，近來強打的口號即為SOPC，所增加的“P”當然就是“Programable”。

這應該算是一個相當可行的SoC開發模式。SoC強調的整合IP，與可程式元件（特別是FPGA）不謀而合，至於原本欠缺的SoC處理器核心，也在推出Nios後獲得補齊。

Nios是一個Altera FPGA晶片中的處理器核心，採用的是16位元的RISC指令集架構。Altera IP事業部副總經理Craig Lytle表示，設計者使用Nios的最大好處，就是「彈性十足」，因為它是軟式處理器（Soft Processor）。目前業界多數的嵌入式處理器屬於硬式處理器，功能上是固定的，雖然賣方也提供了一系列的不同功能搭配選擇，但可能仍非最適合的方案；相較之下，軟式處理器則提供了用戶自行定義處理器規格的高度彈性，更能滿足用戶的需求。

Altera受業界稱道的一項特色，即在於提供了完整且容易操作的工具，在Nios的使用上也保有這樣的優勢。在現場示範中，除了需求規格定義能頗輕易地在物件化的介面下操作外，第三方的程式或購入的IP也能快速的點選外掛，經過幾個簡單的步驟即能進行最佳化的系統模擬，確實相當便利。

Altera也認同單晶片多處理器的可行性。Craig Lytle表示，在系統單晶片中增加處理器單元，可以減少主CPU的負擔，更重要的是，這樣做能提升I/O頻寬的容量及速度。但在整合上的難度也會提升，尤其是處理器單元最具加值性的客製化邏輯（Custom Logic）區塊之間的溝通，因此持續提升便利的建置工具，縮短在整合設計上的時程及錯誤產生，也是Altera的關鍵任務。

結論

一個具吸引力的新名詞在實現以前，總是令人嚮往、充滿挑戰與商機，讓許多人前仆後繼、不顧一切地投身其中。“SoC”，也算是這樣的一個時代名詞吧。

本文所圍繞的主題，正是目前還談得多、做得少的“SoC”。業界對它的好處已耳熟能詳，如更小的尺寸、成本及電力消耗，更高的效能，快速上市，及更多的功能等等；而在技術面上，高階製程（從0.18μ到0.09μ）的高集積度，也需要SoC這樣的複雜晶片來加以利用。

但現在的問題是，該怎麼做呢？投資是不是真能回收呢？因此上游廠商寄望在此新架構下再闢市場，就不能只是說說而已，還得拿出可行的方法，營造更成熟的環境。這些，在本次採訪的數家公司中，正展現了這樣的強烈企圖心，而這些只是矽谷中的少數公司，還有多少沒看到的公司在此議題上深耕呢？

因此，矽谷被譽為推動高科技業前進最有力的那雙手，確不為過。