一般而言，若抖動程度與解碼的脈衝長度比起來較小時，AES3數位音頻接收器就應該可以有效地將具有抖動的介面信號解碼。但隨著抖動的程度增加，接收器開始出現不正確的解碼信號，若抖動持續增加，接著就無法解碼，所以會出現鎖不住信號或是有時無聲的情形。在接收器開始產生錯誤前，最高的抖動量就被稱為裝置的抖動容差。

PLL具有時脈回復的功能，具有低通的特性，其特性為類似於機械性慣性轉輪，它反應或者是齒輪的改變，比轉角頻率的速率慢時，會過濾出較快的改變。之後，對於接收器轉角頻率之上的抖動而言，抖動容差是獨立的頻率，但是當時脈改變的速率（抖動頻率）降低時，接收器就能夠逐漸地跟隨著這些改變。這意思是若在較低的抖動速率下，接收器就能夠漸漸地增加抖動量，因此抖動容差就會升高。

抖動頻率接近轉角頻率是有可能的，就像是一個阻尼不足的設計，所以抖動容差的降低是值得注意的。這種情況的發生是因為進來的資料轉換時間偏差，和接收器所預估的資料轉換時間的不同，因此造成接收器內的共振。但如果接收器不追蹤抖動的話，結果比實際情形還差。

AES3介面所定義的抖動容差樣版，如(圖一)所示。容差的單位是以UI來定義，在X軸上所表示的，是正弦曲線的抖動頻率，圖中的線表示接收器抖動容差所需要的最低限度。值得注意的是：這個樣版所隱藏的含意表示接收器應該有個大概在8 kHz以上轉角頻率，這表示接收器PLL的衰減不可能低於這個頻率，所以，它將會追蹤抖動並且讓它通過，如果需要有效抖動衰減的話，那麼就一定要使用另一個較低轉角頻率的PLL。

《圖一　AES3抖動容差樣版》

抖動轉移函數及抖動增益

當裝置與另一個時脈同步時，像是word clock，數位輸入，或是視頻同步參考訊號，外部來源的抖動可以通過裝置的輸出；所以，裝置的抖動是由這轉移抖動與本質抖動所共同貢獻的。

雖然輸入與輸出抖動間的關係非常複雜，不過簡單的線性過程的模擬轉換，仍是很有幫助的。所以抖動轉移函數是一個表示輸入與輸出間抖動的關係，或是抖動增益與抖動頻率間關係。

由(圖二)得知，由於PLL有個100Hz的轉角頻率，所以量測出來的抖動轉移函數，在100Hz時會有轉折產生。需要注意的是，低於這個轉角頻率時，抖動增益大概是0dB。高於這轉角頻率，PLL會衰減這抖動，最初是在6dB per octave的斜率。如(圖二)，裝置的設計上有一個二階的Loop濾波器，其3dB點在1kHz地方，這會產生一個高於這頻率18dB per octave的斜率。

《圖二　抖動轉移函數》

值得注意的是，當頻率低於這PLL的轉角時，這個增益會有一個大約是0.5dB的峰值，通常抖動頻率低於這轉角頻率時，會有一個最大的增益，稱為抖動峰值，它是個在PLL內，反饋迴路中相位特性的現象。對於抖動增益，AES3標準將較高限制設定在+2dB。

非線性抖動行為

在非線性的輸入與輸出抖動關係，通常是無法用線性抖動轉換分析來解釋的。由於相位檢測器經常會有個所謂的死角，在這個地方它們對於小相位偏差是不敏感的。這結果會造成，PLL輸出產生漂移，直到相位檢測器能偵測到變化，並對飄移的相位做修正。這時漂移就會來來回回的被修正，產生抖動。

另一個非線型抖動的途徑，是在PLL範圍內，它是藉由低頻技巧取樣，以產生高頻抖動的假像。例如，為了鎖住PLL，若一個48kHz frame rate含有47kHz抖動成分的AES3信號，用來產生一個48kHz速率的內部時脈信號。這一個47kHz信號，可以化成為更低頻率的1kHz，在那裡它可能不會衰減。當量測一個抖動轉移函數時，這個特性將可使它顯現出，在倍數的frame rate下其增益會最大。

抖動累加

在數位音頻裝置和數位音頻裝置間會有一短的電路連接。在電路的末端，有些對抖動有貢獻。每個裝置有其本質抖動，而且每個相互連結的電纜，電纜感應也會貢獻一些抖動，在每個階段都有可能會有一些抖動增加或減少的情況發生。這個過程稱我們稱為抖動累加。這影響是隨著個別裝置的抖動特性，及在每個階段資料形式的不同而變化，但是在一些情況下，若帶有一些“異常“信號時，抖動的途徑可能會將全部結合，成為一個不適當的做法。

若裝置的時脈恢復系統裏的電路，帶有些微不正常的信號時，則在每個階段將會有相同的影響。如同在(表一)顯示那樣，只是經過幾個相似的階段後，這就可以累積到一個非常大的抖動量。

《表一　抖動累加》

若全部裝置的抖動頻率，都低於抖動轉移函數的轉角頻率時，則抖動衰減就不會發生，也就是如表一的計算。簡單的假設，在每個階段，所有的裝置產生出相同的抖動量J，是由一團電纜引起的抖動與本質抖動所造成；同時假設每個裝置從前個階段經由相同的增加擴大抖動。需注意的是抖動的增加只可能是在抖動轉移函數內接近峰值的地方。

表一列出所有的輸出抖動，在三個電路階段中產生輸出的抖動，是J的倍數：如第一列表示在每個階段有0dB增加，輸出抖動就是單純每個階段所產生的抖動總和。（這些抖動量是峰值，所以它們會累加）。要注意的是這些頻率是發生在低於轉角頻率；若頻率發生在高於轉角頻率時，輸入抖動將會衰減，所以最後的輸出抖動會成長的比較慢。

在第二列以後，大於0dB增加時，表示抖動會受轉移函數峰值的影響；如果峰值存在的話，它只會在靠近PLL轉角頻率時才發生。在這裡若抖動是寬頻帶時，它只有一小部分會被放大，而且在這峰值會有一點影響。不過，有途徑可以將抖動集中在峰值的區域內。

首先，AES3數據抖動可以由窄的頻譜所組成，例如：抖動與信號的極性相一致。這情況的發生是因為信號接近0，重要的位元不超出數據一起改變的範圍，像是符號位元的延長。如果介面的音頻信號在一種頻率下是低階音調，那麼電纜感應的抖動會在這個頻率下，傾向於那個頻率的方波。偶而，頻譜的峰值在抖動轉移函數中，可以與峰值相符合。

在一連串使用時脈回復系統裝置中，信號在每個階段會有相同的影響。在表一中，6dB是表示在儀器內被發現的峰值大小，早在問題被廣泛瞭解前，就已經被設計出來了。如同表中所表示那樣，這可以在一些相似的階段後，引導出相當大數量的抖動累積。

抖動累積程度的普通表徵是儀器朝向這串連的尾端，在機率很小的情況下遺失數據，或是鎖住。不幸的是，在這些情況下，維修工程師卻很難再重新做一次。

自1997年後，AES3預期未來會提出兩個條款，這是為了因應潛在的抖動累積問題。最主要的規定，是所有的裝置在任何頻率，增益都應該要少於2dB的正弦曲線抖動。

其次，要有個標準的抖動衰減規格，必須藉由裝置要求衰減介面抖動來達成，至少在1kHz以上的頻率時，要衰減6dB以上。這頻率比抖動容差樣版轉角頻率還要低出許多，所以這些裝置需要一個傳輸時脈，用來區分資料恢復時脈，並測定抖動容差。

轉換器的抖動量測

抖動存在於所有的數位信號中，而它只不過是振幅的問題。然而，界面抖動是兩個數位裝置之間信號上的抖動。取樣抖動是A/D或是D/A轉換器時脈內的抖動。界面上的抖動所引起的衰減取決於界面接收器的設計。若衰減是由取樣時脈抖動所引起，則是取決於轉換器的設計。對於設計較好的儀器，會在介於界面時脈回復與轉換器時脈產生間有一個層級，過濾出一些高於截止頻率的抖動，進而改善裝置上的音頻性能。一般人會假設當界面有較多的抖動時，會比抖動較少的表現差些，這是不正確的觀念。同樣地，若假設轉換器有較高抖動時脈時，表現會比較低抖動的差，也是不正確的。

抖動在界面上，或是在D/A轉換器時脈上，可能會表現相同的階層在重建的信號上。然而，這是可以靠著量測介面抖動與重建信號輸出的衰減來得知。我們常說，抖動是相位或是時間調變所影響，產生在音頻信號上的邊緣。對於正弦波的抖動，信號上的邊緣通常也會是正弦曲線，而且他們的振幅會與抖動強度成比例，如(圖三)所示。對於信號的邊緣的振幅，抖動振幅的轉移函數像是抖動頻率的功能，可能被特性化。對於隨機抖動，信號邊緣也會是隨機，會產生一個被升高的噪音底部。

在A/D轉換器時脈，抖動有可能在取樣信號上出現相同的振幅。然而，這是可以靠量測時脈的抖動，及量測數位信號輸出的衰減來判斷。抖動會在數位信號上的信號邊緣產生調變。以D/A的例子來說，正弦波抖動會產生正弦曲線邊緣頻帶，這可以用定量的方式來測量抖動。對於轉移函數的邊緣頻帶大小，和邊緣頻帶對noise floor的影響也可以使用前述方式來量測。

《圖三　5K的信號頻譜含有3KHz正弦抖動》

改變不同的抖動頻率信號，對待測物而言，會有重要的影響。在待測物中可以靠接收電路的濾波器來降低抖動。由於鎖相迴路中，有限制邊頻帶的優點，會過濾出高頻率抖動的元素。這行為有可能是非線性，取決於抖動振幅，由於很多相位偵測器對於小相位偏差有死角，這有時反而容易幫助鎖住噪音信號。

若在輸入的參考信號上有抖動的話，會影響A/D轉換的性能，如果是普通情況下，裝置從參考輸入信號取出它的取樣時脈。如果這裝置並沒有參考輸入，像是便宜的處理儀器，在數位音頻輸入上的抖動，將會是對於這測試有關的參數。要適當地描述A/D轉換器的特性，必須用一個低失真模擬信號去刺激它，並同時使用數位音頻輸入與抖動的數位信號當它的參考輸入，這結構如(圖四)所示。量測轉換器的特性只是與類比信號輸入，或是數位信號輸入的抖動，並不能表示這音頻衰減。一個中價位結合類比及數位的信號處理器，用來測試待測物時，當類比輸入為997Hz正弦波時，在它的數位輸入，被刺激35ns的抖動。(圖五)表示THD+N抖動頻率的功能。這失真被發現在抖動頻率介於5 kHz到20 kHz時有上升。

《圖四　評估裝置對抖動的影響性》

《圖五　抖動頻率所產生的影響》

在數位信號輸入的抖動或是參考輸入，同樣地影響D/A性能。適當地描述一個D/A的性能，必須透過抖動的數位音頻信號來刺激D/A，這個傳送音頻資訊如(圖六)所示。一般來說，抖動從數位輸入到D/A時脈電路，但轉換器可能比較會受到參考輸入的影響（如果信號是內在的重給時脈當參考時脈）。在測試下，使用相同的裝置，如上個例子，D/A失真被量測出如抖動頻率的功能。再一次，數位輸入為35 ns的正弦波抖動，THD+N量測出如抖動頻率的功能。這特性表示在(圖七)，對於抖動高於500 Hz快速地衰減。

《圖六　D/A抖動靈敏度的特性描述》

《圖七　不同信號頻率VS不同的抖動頻率的THD＋N》

結論

數位輸入上的抖動，會影響類比到類比系統中的性能，它會透過內部的取樣時脈來影響。最後，如何使時脈恢復電路可以從介面抽取所需的穩態的時脈？如果這儀器包含有任何取樣速率轉換，可能會影響數位處理儀器對數位音頻特性的量測。在數位領域中，經由失真儀，他們可以用很多的方法來測試D/A轉換器的特性。如果沒有取樣速率轉換，這數位輸入抖動在通過輸出會有些許增加或減少。如果抖動增加是過度的情形，這可能造成界面問題。過度的增加抖動可能造成最後數位對類比轉換層級的性能損失，但是它並不會引起在它本身裝置內任何音頻衰減。