瀏覽人次:【10013】
類比音頻的錄音技術與訊號傳輸常見的缺點,包括:失真、線路雜訊、磁帶嘶嘶聲、高頻抖動、串音等等;對於數位音頻技術來說,經常被認為具有優異的免疫能力。即使若談不上是免疫的話,對大多數的弊病來說,數位音頻的確是有相當高的抵抗能力。不過,在實際上,像是振盪器的不穩定性,電纜損耗或是雜訊入侵,他們通常在時間區域內,對數位訊號產生影響,最常見的就是抖動。
由於數位音頻系統不像類比音頻系統,對於訊號的表示方式是有差異性的,有兩個基本原則必須知道:
1. 若訊號用類比的方式來表示時,是由一連串的電壓與電流來表示訊號的大小;但是訊號在數位音頻時,所呈現的是一連串被限制大小的離散數值。
2. 在數位音頻時,一連串大小的離散數值所表示的是,訊號在指定時間點上或是立即取樣的值,而不是持續在時間上每個瞬間的值。
不同的裝置有不同的取樣方法,最常見的裝置有類比/數位轉換器(ADC),以及數位/類比轉換器(DAC)。這些裝置經常有個取樣時脈,用來控制它們的取樣速率或是取樣頻率。
由於數位訊號的取樣頻率常常不同,通常我們會使用數值處理的方式來轉換數位訊號。所以取樣通常決定於取樣速率轉換器(SRC),SRC可能不會有任何實質上的取樣時脈,但是在新的訊號取樣時,卻符合新的取樣速率。
若抖動載在傳遞介面的數位訊號時,介面的抖動可能會造成數據錯誤或是鎖不住資料,這代表訊號錯誤的情形,它也可以被耦合到設備中,並在取樣時脈內產生抖動,這影響是難以捉摸且會降低取樣過程中的準確性。
《圖一 AES Jitter波形》 |
何謂抖動
抖動是在規則的時脈訊號中,時間變化的一種現象。譬如說,在規則時脈訊號中的抖動,是介於在現實時脈的實際脈衝轉換時間,和有可能發生的理想脈衝的轉換時間(也就是說完美的時脈),這兩者間是不同的。
在一個抖動的資料流中,許多脈衝的零交叉點轉換,似乎與理想時脈有些微差異,若以時間軸上來看,是有變化性的。以另一種方式表達,抖動就是數位介面訊號的相位調變。
抖動可從時脈或是數位介面訊號中量測出來,就如同分析自己正確的訊號。現在有許多有用的抖動量測方式,是靠著量測它們的頻率頻譜,以及確認抖動本身的抖動頻率。
量測抖動
當有非常小的抖動產生時,脈衝轉換會向前或是後面移動小小的時間。當這抖動值增加時,這轉態的移動會有較大範圍的時間幅度。
抖動的振幅就是這時間的移動量,而且以時間來做單位的表示,一般不是以秒的片刻(例如ms、μs),就是以單位間隔(UI)來做表示。對於那些剛接觸抖動量測的人來說,這可以幫助瞭解一些使人困惑的圖所表示的意義,例如:對應時間的在垂直座標V.S.時間在水平座標。
抖動頻率是指在相位移發生時的速率,像是其他雜訊或是介面訊號,抖動調變訊號可以是個很純且規則的正弦波、複雜的波型或是具有完全隨機的特性。
單位間隔
量測界面的時間參數很多,通常使用的量測單位為單位區間(Unit interval)簡稱為UI,通常UI解釋為在解碼結構中,最短的數值時間間隔。例如在48Khz frame rate的AES3訊號中,每個subframe有32位元,則每個frame有64位元,由於Bi-phase編碼是採用一個bit兩次轉態的編碼原則(data "1"),這表示每一個位元會有2個UI。所以若一個frame中有64bits,則會有128個UI。在bi-phase編碼下,通道中,給予每個frame有個128數值脈衝。所以在這個例子中:一個UI大約是162.7ns。
1 UI / ( 128 * 48000 ) = 162.7 ns
要注意的是在一些數據傳輸的規格中,定義單位間隔為一位元傳輸的持續期間,這會造成與AES3規格無法相容,而且在本文章裡也不適用。
如何去發現抖動的產生
在數位信號中,抖動是可以被觀測到的,就如同脈衝轉換,輕微地發生在理想時脈轉換之前或是之後。於是,任何有意義的量測,都必須包含抖動信號與理想時脈,並在這兩個訊號間做比較。
但實際情況下,通常都無法得知理想時脈,更別說與理想化時脈去做比較。所以實際的抖動量測一定都是自我參考值,來達到與信號本身有關。
最簡單的,而且也是最易令人誤解的自我參考值的技術是「觀察示波器上的波型」,即觸發示波器上的抖動信號,如(圖一)所示。不幸的,這將會得到不實的結果,因為這是取決於介在示波器觸發器與已測試過的轉換之間的間隔,以及抖動的頻率頻譜。比起抖動,這技術寧可說是表現間隔的變化。抖動與間隔變化,這兩者間是存在著某種關係,不過在一些頻率下,抖動並不會表現出來,而在其他的頻率下,抖動振幅卻又會呈現出加倍的情形。在特殊情形下,對於低頻率抖動而言,這種情況是非常遲鈍的。
理想時脈可以利用鎖相迴路,針對低抖動的震盪器來進行鎖相,來達到趨近理想時脈的目的。PLL特性待會會有說明。這種自我參考值技術具有高通特性與轉角頻率,而這是與PLL轉角頻率有關。PLL提供有用的理想時脈信號,對於示波器外部的觸發器,或是雙軌示波器觀察的參考信號是有相當大的幫助。
如果示波器被PLL參考時脈所觸發,而且觀測的時基設定在大約是1 UI的期間,這麼一來,將會有非常多隨結果而來的脈衝,馬上全都顯現出來,而且由於螢幕設定在持續選項,所以全部的曲線全部推棧在彼此之上。這種特殊的表現被稱為眼圖 ,請參閱(圖二)。因為脈衝轉換的時間不一致,導致眼圖時間範圍而變窄,而範圍窄小的眼睛所代表的就是抖動。
《圖二 眼圖:藍色呈現眼睛的圖形是介面訊號,紅色區域所表示的是最小輸入訊號特性》 |
除了利用一低抖動的PLL參考時脈來觸發示波器外,我們也可以使用數位信號處理(DSP)技術,來計算待測信號的時基平均,如此一來,DSP就能分析接近理想化的參考時脈,之後,DSP分析器就可以非常精準地取得信號及它的抖動。從這個數據中,分析器可以顯現出在脈衝串內,時間與振幅的變化,如(圖三)中的眼圖;在(圖四)中,所表達的是時間區域的抖動波型,在(圖五)中,是利用FFT頻譜來對抖動分析,所表達的是在頻率區域中的抖動。
《圖三 利用DSP計算後所得到的眼圖:藍色呈現眼睛的圖形是介面訊號,灰色區域所表示的是最小輸入訊號特性》 |
《圖四 5KHz Jitter V.S. Time》 |
《圖五 Jitter信號的FFT圖 》 |
取樣過程中的抖動
抖動影響數位音頻信號,通常會在兩個地方出現:在取樣過程,和數位介面。
取樣時所產生抖動是指ADC、DAC或是SRC在取樣過程中,所產生的時間誤差;若取樣抖動太大,有可能會導致音頻聲音變差或失真。取樣抖動我們以後會做討論。
介面抖動
除了取樣時所產生的抖動,有可能造成音頻聲音變差之外,對於音頻資料的確實傳達,介面抖動也是個很重要的因素,需要去控制它。抖動在數位音頻介面信號中,應該要保持在可以被數據接收器所容忍的範圍內;否則,數據有可能會被篡改。而這些大於抖動的值,有可能造成對取樣時脈的影響。介面抖動我們以後會陸續做討論。
同步時脈修復時產生的抖動
在同一系統中,許多數位音頻一起做信號的儲存、傳輸或是處理是常常發生的,所以我們需要一個做過時間校準的信號。在應用上,音頻取樣速率應該要正好是其他速率的倍數,這是很重要的,例如視頻偵速率(frame rate),所以視頻與數位音頻信號可以同時被解碼、儲存,或是一起傳輸。而這控制的時脈被我們稱為同步時脈。
當同步時脈從外部 'sync' 輸入,抖動可能會被輸入同步時脈的取樣抖動耦合;它也有可能影響同步的介面。幸運地是,保持基本同步時,它有可能濾除同步抖動;這結果使得在有抖動的系統上,若加強低通濾波的特性,會有抖動衰減高於濾波器轉角頻率的情形出現。
當取樣時間是從外來的同步訊號所衍生出來時,同步系統的抖動衰減特性,對於音頻信號的品質來說,變得很重要。
PLL 特性
最後,我們來談一下PLL的特性。我們先舉一個例子來說,機械性的轉輪會慢慢地跟隨著漸進的速度改變,但大多數卻會忽略短期的波動,這種情形與鎖相環路(PLL)很相似。不過,較輕的轉輪能夠更迅速地去改變,而且在截止或是轉角頻率上會較為高些。而PLL的轉角頻率是取決於它的迴授或是迴路增益;由於迴路濾波器的特性,以及從頻率積分所產生的相位,是在相位檢測器輸出前發生,以上這兩種情況,使得迴授與頻率有相關連。而且轉角頻率圍繞這環路的增益為1。
對於這個轉角頻率以下的抖動頻率要素,負迴授的意思是PLL輸出會很接近地跟隨著PLL輸入,而且振盪器的相位雜訊會衰減。在這轉角頻率之上,迴授會下降,這表示PLL輸出的抖動會因為振盪器的相位雜訊而逐漸增加,不過卻會因為輸入抖動而逐漸減少。PLL在傳送器或是接收器的設計上,關鍵的因素是在於內在抖動及抖動衰減之間的妥協。
《圖六 PLL 轉移函數》 |
|